摩爾定律的放緩并非計算的終點，而是開啟了以架構創新為核心的“超越摩爾”時代。其中，CMOS 2.0 和 Chiplet（芯粒）技術 正與人工智能（AI）發生深度化學反應，從底層物理到系統架構，重塑著AI算力的生產與交付方式。以下是它們在未來AI場景中的具體落地可能性分析。

一、 CMOS 2.0：為AI計算注入物理層面的澎湃動力

CMOS 2.0代表了一系列前沿的晶體管和集成技術，其核心目標是解決AI計算在能效、算力密度和集成度上的根本性瓶頸。

落地場景分析：

1. 云端AI訓練集群：能效革命

場景：運行萬億參數大模型（如GPT、Gemini）訓練的超大規模數據中心。

方案：采用背面供電網絡（BSPDN） 和堆疊納米片（GAA）晶體管的AI加速器芯片。

價值：

• BSPDN將擁擠的供電線路移至芯片背面，為正面騰出更多空間布設計算單元之間的互聯線路，顯著提升計算密度和運行頻率，直接加速矩陣乘法等核心AI運算。

• GAA晶體管提供卓越的柵極控制能力，大幅降低漏電，將能效比（TOPS/W）提升到一個新高度。對于7 x 24小時運行的訓練集群，這意味著驚人的電費節省和碳排放降低。

可能性：（極高）

臺積電、英特爾等巨頭已明確將BSPDN和GAA納入其2nm及以下技術節點，未來1-3年內，頂級AI芯片必將采用這些技術。

2. 邊緣AI與自動駕駛：性能與可靠性的平衡

場景：自動駕駛汽車的感知計算、智能攝像頭的實時視頻分析、AR/眼鏡的端側AI處理。

方案：基于鍺（Ge）或三五族化合物（如InGaAs） 通道的晶體管，或3D堆疊集成的傳感器-處理器單元。

價值：

• 新材料通道提供更高的載流子遷移率，意味著在相同功耗下速度更快，或在相同性能下功耗極低，極大延長邊緣設備的電池續航。

• 3D堆疊可將圖像傳感器、內存和AI處理器直接垂直堆疊，創建超緊湊、高帶寬的“感知-計算”模塊。數據無需長距離傳輸，延遲極低，功耗更小，非常適合對尺寸和實時性要求嚴苛的場景。

可能性：（高）

雖然新材料成本較高，但在高端汽車電子和特定工業領域，其對性能和安全性的提升足以 證明成本的合理性。3D堆疊已在高端手機攝像頭中應用，向更復雜的AI處理單元擴展是自然演進。

3. 新興AI范式：類腦計算與存內計算

場景：運行脈沖神經網絡（SNN）或基于存內計算（Computing-in-Memory）架構的低功耗AI推理。

方案：利用新材料的特性構建憶阻器（Memristor）、相變存儲器（PCM） 等新型非易失器件，實現存算一體。

價值：

徹底打破“內存墻”，將計算發生在數據存儲的位置，極大減少數據搬運的能耗（這是傳統馮·諾依曼架構的主要能耗來源）。特別適合對能效要求極致的物聯網和邊緣AI應用。

可能性：（中長期）

目前處于研究和原型階段，是CMOS 2.0為未來AI準備的“殺手锏”技術之一。

二、 Chiplet技術：打造靈活、高效、專屬的AI算力引擎

Chiplet技術將大型單片芯片分解為小型芯粒，并通過先進封裝集成，其核心價值在于靈活性、可擴展性和經濟性。

落地場景分析：

1. 定制化AI訓練與推理芯片

場景：云服務商（如阿里云、Azure）或大型互聯網公司（如Meta、Google）為自己特定的AI工作負載定制芯片。

方案：采用“通用I/O Chiplet + 專用計算Chiplet”的模式。例如，一個基板集成：1個基于先進制程的AI計算芯粒（負責矩陣運算）、1個基于成熟制程的SRAM/ HBM 內存芯粒、1個負責通信的IO芯粒。

價值：

• 性能最優：為計算核心采用最昂貴的5nm/3nm工藝，為其他部分采用成本更低的工藝，實現最佳性價比。

• 快速迭代：若要升級AI核心，只需重新設計該Chiplet，無需重構整個芯片，極大縮短研發周期和成本。

• 靈活組合：可根據不同模型的需求（如更多內存或更強算力）靈活調整芯粒組合。

可能性：（現已發生）

AMD的MI300X、英特爾的首代Gaudi 3均已采用Chiplet設計。未來這將成為大型AI芯片的絕對主流。

Gaudi 3 處理器高層架構

2. 異構集成與多模態AI

場景：機器人、自動駕駛汽車需要同時處理視覺、激光雷達、語音等多種傳感器數據的“多模態AI”。

方案：封裝內集成：GPU Chiplet（處理通用并行計算）、NPU Chiplet（高效執行神經網絡）、DSP Chiplet（處理信號）、FPGA Chiplet（提供硬件可重構性）。

價值：

為復雜的多模態任務提供“一站式”計算解決方案，不同任務由最擅長的單元處理，數據在封裝內高速交互，效率遠高于板級集成。

可能性：（高）

隨著UCIe等互聯標準成熟，不同廠商的芯粒得以互連，將加速這一場景的實現。

3. 普惠AI與降低創新門檻

場景：AI初創公司或科研機構需要特定的小眾AI加速器。

方案：從第三方IP供應商購買成熟的AI計算、內存管理、互聯等Chiplet，像搭樂高一樣組合成自己的芯片設計方案，然后交由晶圓廠封裝測試。

價值：

無需投入數十億美元自建完整芯片設計團隊和流片，極大降低了開發專用AI芯片的門檻和風險，將催生一個繁榮的“芯粒市場”，激發創新。

可能性：（中期）

取決于Chiplet生態系統（標準、IP供應商、設計服務）的成熟度，但這是必然趨勢。

融合與展望：AI驅動的正向循環

更重要的是，CMOS 2.0、Chiplet和AI之間正在形成一個正向循環：

• AI驅動設計：利用AI算法來優化CMOS 2.0的復雜制造工藝參數，并自動化完成極其復雜的Chiplet芯片布局布線（P&R）和3D堆疊散熱設計。

• 更好的硬件驅動AI進步：由這些新技術打造的強大、高效、專屬的硬件，反過來又賦能更大、更復雜的AI模型，推動人工智能本身向前

總結：

CMOS 2.0從物理層面夯實了AI計算的能效基石，而Chiplet則從系統架構層面解放了AI算力的靈活性。它們的結合，使得計算能力不再是一種標準化、同質化的商品，而是可以像水電一樣，按需定制、高效交付的基礎資源。這場深度融合，正在為我們開啟一個真正智能普惠的未來。

< 奇普樂 · 往期文章 >