山東
全球半導體行業正愁沒路走，華為突然在上海扔出一顆“重磅炸彈”。5月25日，華為董事何庭波正式發表“韜定律”。她說，過去六年靠著這個新路子，華為已經設計并量產了381款芯片。今年秋天，新麒麟手機芯片就要用上完整技術，性能還會大幅提升。這消息一出，懂行的人都知道：芯片賽道，可能要換玩法了。
“幾何縮微”走不動了，華為換了個思路
以前芯片發展靠的是“幾何縮微”，就是把晶體管越做越小，在一顆芯片上塞進更多管子。這條路走了幾十年，現在越走越窄。物理上快到頭了，成本也越來越高。
華為提出的“韜定律”，核心是“時間縮微”。什么意思？不追求把管子做小，而是追求把信號跑通的時間縮短。打個比方：以前是拼命把馬路修窄來增加車道數，現在是不修窄馬路，而是讓車跑得更快、更順暢。通過一種叫“邏輯折疊”的技術，壓縮信號傳播的延遲，同樣面積里也能塞進更多晶體管。
何庭波說，預計到2031年，用這個定律做出的高端芯片，晶體管密度相當于1.4納米制程的水平。換句話說，不用硬啃幾納米的光刻機，也能達到同樣的集成度。
這條路，華為已經走了六年
別以為這只是個理論。華為過去六年，已經靠這個思路量產了381款芯片。這個數字很實在，說明“韜定律”不是紙上談兵。
今年秋天要發布的新麒麟芯片，會完整采用邏輯折疊技術。到時候手機性能會怎么樣，值得期待。
何庭波最后說了一句話：未來一定屬于開放合作。這話聽著耳熟，但從華為嘴里說出來，分量不一樣。畢竟過去幾年，華為被封鎖、被斷供，硬是靠自己闖出了一條新路?，F在他們主動說開放合作，意思很明白：這條路不只是華為的，也是全行業的。
芯片這場馬拉松，遠未結束。但至少，中國人又找到了一條跑道。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
