公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過(guò)。

賽昉科技（SiFive）新近宣布完成 4 億美元 G 輪融資，這標(biāo)志著面向自主智能體 AI 數(shù)據(jù)中心場(chǎng)景的高性能 RISC-V 處理器開(kāi)發(fā)，迎來(lái)了重要的技術(shù)拐點(diǎn)。本輪融資后公司估值達(dá) 36.5 億美元，資金將專(zhuān)門(mén)用于加速下一代 CPU 知識(shí)產(chǎn)權(quán)核（IP）研發(fā)、軟件生態(tài)成熟化以及超大規(guī)模部署落地。上述舉措共同應(yīng)對(duì)新興算力瓶頸 —— 在日益異構(gòu)化的 AI 基礎(chǔ)設(shè)施中，傳統(tǒng)架構(gòu)難以在調(diào)度效率、擴(kuò)展性與功耗限制之間取得平衡。

這筆投資背后的核心技術(shù)驅(qū)動(dòng)力，是 CPU 在自主智能體 AI 系統(tǒng)中日益重要的地位。盡管 GPU 與專(zhuān)用加速器能為張量運(yùn)算提供高吞吐率，但它們并未針對(duì)復(fù)雜控制流、任務(wù)調(diào)度與系統(tǒng)級(jí)協(xié)同進(jìn)行優(yōu)化。由多個(gè)交互推理循環(huán)、工具調(diào)用模塊與動(dòng)態(tài)決策樹(shù)構(gòu)成的智能體模型，需要低延遲調(diào)度與高效上下文切換。而具備可擴(kuò)展指令集與可擴(kuò)展向量運(yùn)算能力的 CPU，尤其適合處理這類(lèi)負(fù)載。RISC-V 的模塊化架構(gòu)允許廠商針對(duì)特定調(diào)度模式定制標(biāo)量、向量與矩陣擴(kuò)展指令，相比整體式的傳統(tǒng)指令集架構(gòu)能效更優(yōu)。

從微架構(gòu)角度看，其技術(shù)路線圖重點(diǎn)在于將標(biāo)量流水線與向量、矩陣計(jì)算單元深度耦合。這種協(xié)同設(shè)計(jì)通過(guò)減少異構(gòu)計(jì)算模塊間的數(shù)據(jù)搬運(yùn)，降低內(nèi)存帶寬開(kāi)銷(xiāo)。將領(lǐng)域?qū)Ｓ眉铀倨髦苯蛹傻?CPU 結(jié)構(gòu)中，可讓 RISC-V 處理器高效運(yùn)行混合負(fù)載 —— 即控制密集型邏輯與本地?cái)?shù)值計(jì)算交替執(zhí)行的場(chǎng)景。這對(duì)執(zhí)行推理、規(guī)劃與迭代優(yōu)化任務(wù)的 AI 智能體尤為關(guān)鍵，這類(lèi)任務(wù)需要頻繁在符號(hào)運(yùn)算與數(shù)值運(yùn)算間切換。這種集成設(shè)計(jì)還能簡(jiǎn)化緩存一致性，降低因使用獨(dú)立加速器帶來(lái)的延遲損耗。

功耗效率是另一大核心技術(shù)考量。隨著 AI 集群規(guī)模擴(kuò)大，機(jī)房總功耗與熱密度逐漸成為瓶頸。傳統(tǒng)架構(gòu)常依靠高主頻與深度亂序執(zhí)行流水線提升性能，導(dǎo)致能耗大幅上升。而 RISC-V 架構(gòu)可通過(guò)面向特定負(fù)載的指令擴(kuò)展與適度規(guī)模的流水線設(shè)計(jì)，實(shí)現(xiàn)更優(yōu)的每瓦性能。這讓數(shù)據(jù)中心運(yùn)營(yíng)商能在現(xiàn)有功耗預(yù)算內(nèi)擴(kuò)充算力，在 AI 訓(xùn)練與推理需求呈指數(shù)級(jí)增長(zhǎng)的背景下至關(guān)重要。

融資投向的軟件生態(tài)建設(shè)同樣意義重大。擴(kuò)大對(duì)主流操作系統(tǒng)與加速框架的支持，可確保新硬件無(wú)需大量移植工作即可部署。對(duì) Linux 發(fā)行版與 GPU 互聯(lián)技術(shù)的原生兼容，能夠構(gòu)建由 RISC-V CPU 統(tǒng)一調(diào)度 GPU 加速算力的異構(gòu)集群。這種緊密耦合可提升調(diào)度效率、緩解主機(jī)側(cè)瓶頸。此外，針對(duì)向量與矩陣擴(kuò)展的標(biāo)準(zhǔn)化工具鏈與編譯器優(yōu)化，是充分釋放硬件性能的必要條件。對(duì)軟件基礎(chǔ)設(shè)施的投入將加速超大規(guī)模廠商與企業(yè)用戶的落地應(yīng)用。

面向客戶的支持舉措也凸顯出架構(gòu)層面更廣泛的協(xié)同設(shè)計(jì)趨勢(shì)。超大規(guī)模云廠商越來(lái)越需要定制化 CPU IP 以打造差異化基礎(chǔ)設(shè)施。與固定架構(gòu)不同，RISC-V 支持集成私有加速器、專(zhuān)用存儲(chǔ)層級(jí)與定制化互聯(lián)邏輯。這種靈活性縮短設(shè)計(jì)周期，可根據(jù)不斷演進(jìn)的 AI 負(fù)載快速迭代。隨著自主智能體 AI 系統(tǒng)日趨復(fù)雜，對(duì) CPU 特性進(jìn)行定制 —— 如硬件任務(wù)調(diào)度器、低延遲消息原語(yǔ)或領(lǐng)域?qū)Ｓ孟蛄繂卧?—— 將具備重要戰(zhàn)略價(jià)值。

另一技術(shù)優(yōu)勢(shì)在于生態(tài)的開(kāi)放性。開(kāi)放標(biāo)準(zhǔn)促進(jìn)芯片廠商、云服務(wù)商與軟件開(kāi)發(fā)者之間的協(xié)作。這種協(xié)作模式允許各方獨(dú)立參與指令集擴(kuò)展、驗(yàn)證框架與性能優(yōu)化工具的開(kāi)發(fā)，從而加速創(chuàng)新。長(zhǎng)期來(lái)看，有望形成比肩成熟架構(gòu)的強(qiáng)健生態(tài)，同時(shí)保留專(zhuān)業(yè)化定制的靈活性。

總結(jié)而言，本輪融資支撐三大相互關(guān)聯(lián)的技術(shù)目標(biāo)：推進(jìn)高性能 RISC-V CPU IP 研發(fā)、拓展軟件兼容性，以及實(shí)現(xiàn)其在 AI 數(shù)據(jù)中心的規(guī)模化部署。這些舉措共同解決自主智能體 AI 負(fù)載帶來(lái)的調(diào)度、能效與擴(kuò)展性挑戰(zhàn)。隨著算力基礎(chǔ)設(shè)施向異構(gòu)化、功耗受限方向演進(jìn)，集成向量與矩陣運(yùn)算能力的可定制 CPU 架構(gòu)，將在下一代 AI 系統(tǒng)中占據(jù)核心地位。

（來(lái)源：Semiwiki）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4373內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦