上海精測李仲禹、埃芯半導體張雪娜、和研科技王曉亮、艾森股份向文勝（上從左到右）創豪半導體張書瑋、芯棟微王錚、中科飛測榮楠、金海通鞏鈺（下從左到右）

當前AI算力需求呈指數級增長，驅動全球先進封裝市場高速擴張。預計2029年全球先進封裝市場規模將突破670億美元，2.5D/3D細分領域年復合增長率達18%，CoWoS、HBM、Chiplet異構集成成為核心增長引擎。產業正從傳統封裝向高密度互連、混合鍵合、面板級封裝升級，設計 — 設備 — 材料 — 制造 — 測試全鏈協同，成為突破算力瓶頸、提升系統性能的關鍵路徑。

5月27日，第十屆集微大會核心峰會 ——先進封裝與測試技術創新峰會在上海張江科學會堂盛大啟幕。本次峰會由半導體投資聯盟、浦東科創、ICT知識產權發展聯盟和海望資本聯合主辦，愛集微承辦，聚焦“從供應到賦能：重塑AI芯片產能與良率的關鍵力量”，匯聚設計、封裝、測試、設備、材料、軟件全產業鏈領軍企業與技術專家，云天半導體副總經理劉耕和新潮創投總經理于曉琳主持，圍繞AI驅動下先進封裝與測試技術創新、產業鏈生態協同展開深度研討，共探后摩爾時代破局之路，為中國半導體產業高質量發展注入強勁動能。

封裝環節：2.5D/3D產能加速釋放，異構集成走向成熟

峰會現場，長電科技、盛合晶微、芯德半導體、華天科技、通富微電、甬矽電子等封測龍頭集中發聲，錨定Chiplet異構集成、2.5D/3D堆疊、CPO光電共封等先進封裝熱點方向，分享封裝技術如何賦能AI智算。

長電科技副總裁、技術服務事業部總經理吳伯平指出，公司聚焦異質集成與協同設計，通過跨 Fab、跨節點 PDK 協同與工具鏈互操作提升系統級設計效率，攻克熱 — 電 — 力 — 光多場耦合挑戰，指向SoW片上數據中心超級計算引擎，以架構與集成高度協同優化算力。

盛合晶微研發副總裁林正忠強調，AI時代Chiplet異構集成優于SoC，可顯著提升算力、存儲速度并優化PPA。旗下SmartPoser?平臺將信號與電源路徑縮至微米級，布局多子平臺并實現量產突破，致力打造世界級一站式Chiplet異構集成方案商。

長電科技吳伯平、甬矽電子孫濤、芯德半導體張中（上左、上中、上右）盛合晶微林正忠、通富微電丁敬峰、華天科技劉衛東（下左、下中、下右）

芯德半導體副總經理張中指出先進封裝是突破存算瓶頸關鍵，公司依托CAPiC芯粒集成平臺，覆蓋 2.5D/3D、CPO/NPO全譜系技術，提供GPU/NPU、光電器件一站式高端封裝，助力國產AI算力升級。

華天科技副總經理劉衛東認為CoWoS是高端算力核心賽道，已累計投資300億元布局五大先進封測工廠，聚焦存儲、CPU/GPU/AI、CPO及汽車電子等市場，推出SiCS?/FoCS?/BiCS?三大 2.5D/3D平臺，對標國際頂尖水準，支撐國產AI智算。

通富微電技術副總丁敬峰指出AI芯片正面臨供電墻、內存墻等挑戰，公司著力構建多物理場融合仿真體系，將仿真從“事后驗證”轉為“前瞻賦能”，提升設計成功率、壓縮研發周期。

甬矽電子市場總監孫濤引用研究數據指出多元AI應用場景催生極致算力與存儲需求，先進封裝2024—2030年CAGR達17%，公司持續發力2.5D/3D Chiplet（FH-BSAP）研發，面向AI、HPC等領域推進異構集成落地。

測試環節：價值鏈重心向“測”轉移，決定芯片性能與可靠性關鍵

異構集成已成為AI、HPC、汽車電子等領域主流技術，市場高速增長，日益復雜的芯片設計為測試環節帶來KGD篩選、高功耗、高速信號、熱管理等全新挑戰，愛德萬測試、天津偉測等企業給出系統化解決方案。

天津偉測郭敬、愛德萬測試張雋（左、右）

愛德萬測試業務發展經理張雋聚焦測試環節的良率管理與效率提升，強調測試正向設計在AI芯片規模化生產中的關鍵價值，可有效縮短開發周期并降低測試成本。他提出測試內容左移、KGD 篩選、多輪測試插入策略，公司基于V93000 EXA Scale平臺，提供CP—FT—SLT全流程測試，以高速接口、大功耗供電、并行測試提升效率、降低成本。

天津偉測總經理郭敬指出，芯片復雜度越高，對專業測試的要求也隨之提升，先進封裝的價值鏈重心正從“封”向“測”轉移，測試環節已成為決定芯片性能與可靠性的關鍵。公司針對超高功耗、高密度互聯挑戰，推出DVS/EVS 協同驗證、AI 缺陷分析，配備寬溫區大功率測試設備，提供全流程整合方案，2026 年目標躋身全球測試前三。

設備與材料：國產自主可控，筑牢先進封裝產業根基

隨著中國封裝產業在全球市場競爭力日益提升，設備與材料儼然成為先進封裝的“卡脖子”環節，北方華創、ASMPT、驕成超聲、華海清科、艾森股份、創豪半導體等企業集中亮相，展現關鍵技術突破。

北方華創市場產品解決方案總監余飛表示，2026年國內邏輯、存儲及先進封裝等領域需求旺盛，公司對整體訂單規模保持樂觀預期，持續為封測產業鏈提供刻蝕、薄膜沉積等關鍵裝備支撐。隨著混合鍵合成為高端封裝核心賽道，公司已推出12英寸D2W/W2W混合鍵合設備，提供刻蝕、沉積、清洗等全棧三維集成解決方案。

ASMPT集團半導體事業部市場副總裁、奧芯明首席商務官薛晗宸指出，AI驅動存儲與光模塊升級，異構集成是必然路徑。ASMPT在TCB、CPO領域深厚積累，奧芯明作為ASMPT中國本土化平臺，已實現技術、人才、供應鏈全面落地，依托全球技術與本土創新，為中國先進封裝與異構集成產業、為AI芯片的存算光電融合提供關鍵的第一級互連（FLI）解決方案。

驕成超聲段忠福、北方華創余飛、盛美上海賈照偉（上左、上中、上右）ASMPT薛晗宸、華海清科靳凱強、芯豐精密鎖志勇（下左、下中、下右）

驕成超聲董事兼常務副總段忠福指出，隨著先進封裝向2.5D/3D、晶圓級封裝演進，晶圓鍵合和多重堆疊給質量檢測帶來新挑戰，傳統X射線檢測存在瓶頸，超聲檢測技術正成為解決這一痛點的關鍵力量。公司已推出Wafer400/Panel600超聲檢測設備，結合深度學習算法，高精度解決界面分層、空洞等檢測難題，實現國產替代。

武漢芯豐精密副總經理鎖志勇分享了隨著半導體產業不斷向先進制程、三維集成方向演進，封裝技術正成為提升芯片性能的關鍵環節，超精密減薄機是人工智能所需要的大算力芯片制造過程中不可或缺的關鍵設備之一。公司的超精密減薄機采用原創全新設計，實現了晶圓減薄過程中的極致精度與效率。憑借其卓越的精度控制和加工能力，為提升芯片良率、可靠性和穩定性提供有力支持，大幅提高生產效率和產品質量。

盛美上海工藝副總裁賈照偉介紹了三維芯片集成領域電鍍技術的挑戰和機遇。公司依托多陽極、第二陽極、智能晶圓入腔、真空預潤濕、真空清洗等專利技術，攻克高深寬比TSV電鍍、大尺寸均勻性難題，ULTRA系列設備全面支撐TSV、HBM、2.5D/3D制程，為三維集成提供國產自主可控的電鍍與濕法工藝解決方案。

華海清科磨劃裝備事業部副總經理靳凱強圍繞“面向先進封裝的磨、切、拋工藝創新及裝備解決方案”指出，公司CMP裝備、減薄裝備、劃切裝備、邊拋裝備在3D IC等關鍵工藝環節已完成從技術突破到規模化應用的跨越，構建起覆蓋切、磨、拋全流程的國產裝備能力。

上海精測光學事業部總經理李仲禹表示，半導體行業正經歷重大變革，芯片正從“單體器件”邁向“系統工程”，先進封裝（核心命題在于攻克可靠互連的終極挑戰，推動對計量手段與精度需求的革命性躍升。公司以自主創新精密計量技術支撐混合鍵合與先進封裝良率提升，推動國產量測設備實現精度革命。

埃芯半導體董事長張雪娜強調，先進封裝的量檢測已成為保障良率、性能與可靠性的關鍵環節。她分享了公司在前道量測與檢測設備領域的技術突破與國產化進展，助力先進封裝良率提升。公司以“光學 + X 射線”雙技術路線，構建埃米至微米全量程量測體系，覆蓋晶圓鍵合、2.5D/3D等核心場景。

和研科技技術總監王曉亮通過對比傳統與先進封裝工藝差異，指出先進封裝對晶圓減薄、劃切、邊緣修整、貼膜/倒膜提出更高精度、高潔凈、高可靠性要求。圍繞晶圓精密劃切設備的技術突破，公司已在劃片機精度從微米級別不斷優化，推出高潔凈修邊機、高精度劃片機等，滿足HBM、CoWoS等高端制程需求，關鍵部件自研打破壟斷。

芯棟微產品及應用技術總監王錚介紹了金屬互聯技術在CoWoS/CoPoS和HBM中的多樣化應用，指出雙大馬士革工藝（Cu及Co填充）是實現CoWoS中高密度互連的關鍵，面臨納米級溝槽無缺陷填充的挑戰。公司通過InnovaSYS系列電鍍設備，全面支撐先進封裝、HBM、CoWoS、CoPoS與FOPLP等高端制程，以自主金屬互聯技術助力AI算力芯片異構集成升級，支撐從晶圓級到面板級的先進封裝互連需求。

中科飛測副總裁榮楠提出，量檢測設備是半導體制造的“眼睛和標尺”，是良率控制的核心裝備。2025年國內市場規模達44.5億美元但國產化率低，未來量測與檢測技術需提升精度與速度、實現多維數據融合并確保可靠性以及將原始數據直接轉化為洞察決策。公司產品覆蓋CoWoS、HBM等產線，推出套刻、平坦度、X射線檢測等系列設備，加速量檢測國產化。

艾森股份總經理兼CTO向文勝表示，AI與HPC驅動先進封裝向高密度、高深寬比、厚膜化發展，RDL、微凸塊、TSV、硅中介層、PSPI介電層等先進封裝的核心結構對光刻膠提出高分辨率、高垂直度、高深寬比及耐電鍍/耐刻蝕等嚴苛要求。公司聚焦先進封裝光刻膠與先進制程電鍍液兩大產品線，在HBM、TSV、TGV等2.5D/3D先進封裝形式中，相關材料產品正積極成為主流客戶的核心供應商。

金海通技術副總鞏鈺指出，AI/HPC芯片異構集成帶來持續攀升的發熱功率，把測試設備的控溫能力推到了新邊界，而大尺寸封裝帶來的壓接一致性、翹曲和熱接觸穩定性，成為量產中的關鍵痛點。傳統溫控方案無法滿足需求，推動測試設備正在從簡單的功能驗證平臺，升級為ATC、Chiller、壓接、吸附、節拍協同的系統平臺。

創豪半導體研發總監張書瑋聚焦高端IC載板領域，強調垂直供電與ECP埋入式封裝成為破局關鍵。公司FCCSP、WBCSP、RF載板及ECP埋入式器件封裝基板的研發與制造進展，為先進封裝提供關鍵基礎支撐。

軟件與設計環節：IP+EDA+智造協同，重構設計—制造閉環

設計與軟件是先進封裝的 “大腦”，芯原股份、珠海硅芯科技、達索系統、哥瑞利等企業構建IP 支撐、EDA 創新、數字孿生、智能智造全棧能力。

芯原股份執行副總裁、定制芯片平臺事業部總經理汪志偉詳細介紹了芯原定制芯片設計平臺及Chiplet解決方案，為異構集成提供了靈活高效的設計路徑，降低客戶設計門檻。作為全球第二大數字 IP 提供商，公司以IP as a Chiplet（IaaC）理念，提供從設計到量產一站式服務，具備UCIe/BoW、2.5D協同設計能力，賦能AIGC與自動駕駛芯片。

達索系統劉海濤、硅芯科技趙毅、芯原股份汪志偉、哥瑞利張浩（從左到右）

珠海硅芯科技創始人兼CEO趙毅指出，后摩爾時代先進制程遇阻、芯片成本與良率受限，2.5D/3D Chiplet異構集成成為破局關鍵，隨之帶來多物理場、跨尺度、多芯片協同的挑戰。面向2.5D/3D堆疊芯片的“EDA+”新范式，公司以重構系統-設計-工藝協同優化（STCO），目前已在超異構計算、硅光AI Chiplet、SoW等真實客戶項目中落地，致力于通過新工具與新方法重塑先進封裝產業生態。

達索系統大中華區高科技行業資深顧問劉海濤重點介紹了“構建系統集成創新數字化平臺”，通過數字化技術賦能先進封裝設計與制造協同，提升設計與制造效率，縮短產品上市周期。

哥瑞利解決方案中心中心長張浩以“異構集成數智賦能：先進封裝智能智造系統支撐”為題，探討了數字化、智能化系統如何支撐異構集成下的先進封裝制造，以提升產線效率與良率。

IDTechEx首席技術分析師Yu-Han Chang從全球市場視角出發，剖析了先進封裝技術的市場趨勢與投資熱點，為與會者提供了國際前沿的戰略洞察。她指出玻璃基板正成為AI芯片先進封裝的重要材料，隨著AI/HPC芯片對互連密度的要求超越傳統硅中介層和有機基板的極限，玻璃基板憑借優異的熱機械性能和高面積利用率成為下一代先進封裝的關鍵平臺，面板級封裝可顯著降低成本并提升產出效率，但仍需解決大尺寸玻璃的翹曲、通孔填充及供應鏈標準化等挑戰。

結語

本次峰會全面展現了 AI 時代先進封裝與測試全產業鏈的創新圖景，封裝技術向高密度、3D 異構、光電融合持續升級，測試方案向全流程、高可靠、智能化不斷演進，設備與材料在關鍵環節實現國產突破，設計與軟件重構系統與工藝協同新范式。未來，產業鏈上下游將繼續深化協同合作，以 Chiplet、2.5D/3D、混合鍵合、CPO 等核心技術為抓手，加速技術創新與生態共建，助力中國在全球先進封裝賽道實現跨越式發展，為 AI 算力產業持續筑牢核心技術支撐。