北京
該工藝使碳納米管量子處理器的大規(guī)模制造成為可能。
法國量子計(jì)算初創(chuàng)公司C12正在推進(jìn)一種納米組裝工藝，可將單根碳納米管轉(zhuǎn)移到量子芯片上——該公司將這一工藝稱為“拾放”（pick-and-place）。
C12的量子處理單元（QPU）是通過在半導(dǎo)體芯片上集成碳納米管（容納自旋量子比特）來制造的。這些碳納米管由超純碳-12同位素制成，并通過該公司專有工藝生長。
C12聯(lián)合創(chuàng)始人、董事長兼首席技術(shù)官馬蒂厄·德雅爾丹（Matthieu Desjardins）表示：“‘拾放’工藝直接受先進(jìn)半導(dǎo)體封裝技術(shù)的啟發(fā)，在那里同樣的概念可實(shí)現(xiàn)極高的吞吐量集成。我們將其適配到納米尺度，以實(shí)現(xiàn)碳納米管的確定性組裝，為量子芯片制造打開了同樣的長期機(jī)遇。”
工藝機(jī)制
拾放工藝通過增加一個(gè)中間組裝步驟，將納米管生長與芯片制造分離開來。這解決了量子硬件制造中量子比特變異性的瓶頸。量子比特變異性源于碳納米管內(nèi)的材料缺陷，這些缺陷是在制造和集成過程中引入的，會(huì)給量子計(jì)算帶來噪聲。
該工藝使C12能夠在集成前對(duì)單根碳納米管進(jìn)行預(yù)篩選和鑒定，從而實(shí)現(xiàn)對(duì)組裝器件更嚴(yán)格的工藝和質(zhì)量控制。制造變異性的降低帶來了更高的量子比特保真度，從而減少了創(chuàng)建一個(gè)邏輯量子比特所需的物理量子比特?cái)?shù)量。這反過來又帶來更快的邏輯門和每秒更高的運(yùn)算次數(shù)。
據(jù)C12稱，它是唯一一家能夠通過量子比特級(jí)別的電學(xué)預(yù)篩選來降低制造變異性的公司。該公司目前正致力于提升該工藝的自動(dòng)化程度和成熟度。
為什么選擇碳納米管？
碳納米管在一種簡單、隔離且超純的材料中容納自旋量子比特，這使其能夠避免大量噪聲（噪聲會(huì)在量子計(jì)算中引發(fā)錯(cuò)誤）。它們還具有固態(tài)的優(yōu)勢，因?yàn)椴恍枰东@或移動(dòng)離子或原子，這也使其能夠兼容半導(dǎo)體制造技術(shù)。
碳納米管還能用于構(gòu)建超導(dǎo)量子總線，這是一種關(guān)鍵組件，充當(dāng)量子比特之間的高速通信通道。當(dāng)量子比特?cái)?shù)量較多時(shí)，這對(duì)糾錯(cuò)至關(guān)重要，因?yàn)樗艽蠓s短計(jì)算時(shí)間并降低噪聲的影響。
公司技術(shù)路線圖
拾放制造技術(shù)還支持多量子比特結(jié)構(gòu)的規(guī)模化集成。目前，C12的高密度QPU在單個(gè)芯片上集成了17個(gè)量子器件。該工藝證明精確的多納米管集成既可實(shí)現(xiàn)又可重復(fù)。
它有望幫助公司實(shí)現(xiàn)2026年4月公布的技術(shù)路線圖目標(biāo)。該路線圖規(guī)劃了四代處理器，從A?d?s（2027年）到Panopeia（2033年），涵蓋從單個(gè)邏輯量子比特到800個(gè)邏輯量子比特的范圍。
如果朋友們喜歡，敬請(qǐng)關(guān)注“知新了了”！
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
鍋?zhàn)踊@球
