上海
6月10日消息，在2nm及以下的先進(jìn)工藝的競(jìng)爭(zhēng)中，日本除了Rapidus公司依靠IBM技術(shù)之外還有多家機(jī)構(gòu)在自研技術(shù)，東京科技大學(xué)日前就實(shí)現(xiàn)了GAA晶體管工藝中的一次重要突破。
大家都知道芯片工藝進(jìn)入2nm節(jié)點(diǎn)之后，目前在用的FinFET晶體管結(jié)構(gòu)也要轉(zhuǎn)向GAA環(huán)繞柵極晶體管以進(jìn)一步縮小體積，提升密度，但GAA面臨的技術(shù)挑戰(zhàn)也很多，整體的EOT尺寸在1.4nm就會(huì)遇到瓶頸，SiO2二氧化硅的絕緣層厚度也就到0.8nm。
東京科技大學(xué)電氣電子系的教授星井拓也及多家技術(shù)團(tuán)隊(duì)這次的突破就在于將絕緣層厚度進(jìn)一步縮小到了0.2nm，相當(dāng)于1個(gè)原子層的厚度，讓GAA晶體管密度進(jìn)一步提升。
根據(jù)IRDS的路線圖，2nm以下的工藝整體的EOT尺寸需要縮小到了0.9nm，當(dāng)前的技術(shù)也就做到了1.4nm，因此這次厚度縮減到0.2nm也是一個(gè)重要突破。
他們的技術(shù)也不止于縮減厚度，另一個(gè)突破還跟閾值電壓有關(guān)，使用了一種新的材料作為偶極層，可以更精確地調(diào)節(jié)電壓，調(diào)節(jié)范圍更大，波動(dòng)更小，可以精準(zhǔn)適配性能核、能效核的需要。
他們的研究成果已經(jīng)入選了2026年的VLSI Symposium國(guó)際會(huì)議，會(huì)在6月14日到18日的會(huì)議上公布更多詳情。
當(dāng)然，這種技術(shù)什么時(shí)候能真正用于商業(yè)生產(chǎn)才是關(guān)鍵，東京科技大學(xué)的文章中說了已經(jīng)進(jìn)行了試點(diǎn)，他們開發(fā)的材料和工藝可與在當(dāng)前的300mm晶圓生產(chǎn)兼容。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
