在 AI 算力持續(xù)攀升、高帶寬互連需求不斷增強的背景下，先進(jìn)封裝正加快從單一技術(shù)議題走向系統(tǒng)級工程議題，成為推動半導(dǎo)體產(chǎn)業(yè)升級的重要抓手。圍繞設(shè)計、制造、封測、裝備、材料、應(yīng)用等多環(huán)節(jié)協(xié)同，各方對Chiplet與先進(jìn)封裝產(chǎn)業(yè)協(xié)同“如何從生態(tài)建設(shè)走向工程落地”這一命題的關(guān)注不斷升溫。

3月26日，“從生態(tài)建設(shè)到應(yīng)用落地：Chiplet與先進(jìn)封裝產(chǎn)業(yè)協(xié)同論壇”在上海浦東嘉里大酒店舉行。論壇依托產(chǎn)業(yè)高密度交流場景，聯(lián)動芯片設(shè)計、晶圓制造、封裝測試、材料設(shè)備、EDA 與應(yīng)用端代表，圍繞產(chǎn)業(yè)協(xié)同、工程落地與應(yīng)用導(dǎo)入等關(guān)鍵議題展開深入交流，推動先進(jìn)封裝產(chǎn)業(yè)從“分工深化”走向“協(xié)同升級”。

論壇精彩時刻

論壇伊始，華潤微電子新型半導(dǎo)體首席科學(xué)家李少平博士為活動開場致辭。隨后，論壇進(jìn)入主題分享環(huán)節(jié)與圓桌討論環(huán)節(jié)，從產(chǎn)業(yè)趨勢、創(chuàng)新平臺、典型應(yīng)用、關(guān)鍵工藝、核心裝備到智算芯片發(fā)展路徑，系統(tǒng)呈現(xiàn)了先進(jìn)封裝產(chǎn)業(yè)從技術(shù)突破到協(xié)同落地的多維思考。

1

先進(jìn)封裝筑基AI未來

大灣區(qū)長三角跨域協(xié)同

在主題分享環(huán)節(jié)，深芯盟首席分析師顧正書首先圍繞《先進(jìn)封裝與AI芯片相關(guān)產(chǎn)業(yè)現(xiàn)狀和趨勢》展開分享，結(jié)合產(chǎn)業(yè)演進(jìn)路徑、需求變化與技術(shù)發(fā)展方向，對當(dāng)前先進(jìn)封裝與 AI 芯片相關(guān)產(chǎn)業(yè)的發(fā)展現(xiàn)狀及未來趨勢進(jìn)行了系統(tǒng)梳理。

隨后，硅芯科技創(chuàng)始人兼 CEO 趙毅博士圍繞《大灣區(qū)先進(jìn)封裝創(chuàng)新中心籌建及生態(tài)建設(shè)展望》作相關(guān)介紹。目前大灣區(qū)先進(jìn)封裝創(chuàng)新中心已進(jìn)入籌建階段，下一步，創(chuàng)新中心還將圍繞產(chǎn)業(yè)協(xié)同、生態(tài)共建、資源聯(lián)動等方向持續(xù)推進(jìn)相關(guān)工作，搭建更具開放性與協(xié)同性的交流合作平臺。與此同時，也歡迎更多業(yè)界同仁積極參與，共同推動大灣區(qū)與長三角等區(qū)域資源聯(lián)動，進(jìn)一步促進(jìn)先進(jìn)封裝產(chǎn)業(yè)生態(tài)交流與協(xié)同發(fā)展。

2

多元算力需求倒逼芯片升級

3D IC堆疊成AI云計算發(fā)展關(guān)鍵支撐

在應(yīng)用與產(chǎn)業(yè)鏈協(xié)同層面，香港浪潮云張晟彬帶來《AI全球化生態(tài)對于半導(dǎo)體上下游的機會》主題分享，從應(yīng)用側(cè)需求變化出發(fā)，分析AI 發(fā)展如何持續(xù)牽引芯片、先進(jìn)封裝與算力基礎(chǔ)設(shè)施演進(jìn)。

華潤微電子高級工程師金文超博士則圍繞《異構(gòu)集成技術(shù)賦能 MEMS Stacking 與 3D IC 創(chuàng)新發(fā)展》展開分享，結(jié)合 MEMS Stacking 與 3D IC 等細(xì)分方向，介紹了異構(gòu)集成在器件協(xié)同、結(jié)構(gòu)創(chuàng)新與系統(tǒng)集成中的關(guān)鍵作用，也進(jìn)一步說明了先進(jìn)封裝與異構(gòu)集成技術(shù)正在不斷拓展應(yīng)用邊界，并為更多新型場景的工程化落地提供支撐。

3

從 DTCO 到 STCO

EDA?新范式推動先進(jìn)封裝協(xié)同應(yīng)用落地

圍繞先進(jìn)封裝EDA與產(chǎn)業(yè)協(xié)同這一核心議題，趙毅博士帶來《基于典型應(yīng)用沉淀的先進(jìn)封裝產(chǎn)業(yè)協(xié)同EDA解決方案》分享。他指出，在AI芯片持續(xù)演進(jìn)的背景下，先進(jìn)封裝，尤其是2.5D/3D先進(jìn)封裝，正成為后摩爾時代支撐算力與效率持續(xù)提升的關(guān)鍵路徑。隨著邏輯+HBM，以及未來更多模擬、數(shù)字、射頻等異構(gòu)die/chiplet在同一封裝內(nèi)進(jìn)行橫向或縱向堆疊，先進(jìn)封裝所面對的已不再是單一die設(shè)計問題，而是面向多芯粒、異構(gòu)集成和復(fù)雜堆疊場景的系統(tǒng)性設(shè)計挑戰(zhàn)。

趙毅表示，當(dāng)先進(jìn)封裝碰上EDA：工具鏈、設(shè)計范式都要變。其核心轉(zhuǎn)變，是設(shè)計流程從單芯片時代以設(shè)計與工藝協(xié)同優(yōu)化為主的DTCO，走向多芯片時代面向系統(tǒng)與技術(shù)協(xié)同優(yōu)化的STCO。在這一過程中，頂層架構(gòu)規(guī)劃需要首先回答“連什么、怎么連、怎樣連得更好”的問題，包括die類型、架構(gòu)與工藝選擇，die之間的擺放規(guī)劃、互連方式、IO分布，以及連接后的性能預(yù)分析等，原本單die設(shè)計中熟悉的流程環(huán)節(jié)都需要圍繞多die場景進(jìn)行重構(gòu)。

在具體實現(xiàn)的布局布線層面，針對多層級協(xié)同設(shè)計問題，趙毅歸結(jié)為“CIS”，即Chiplet, Interposer, Substrate：首先是對于每顆chiplet，核心模塊、IO分布，die-to-die物理設(shè)計工具、約束等；涉及基于interposer的互聯(lián)時的電源網(wǎng)絡(luò)與信號布線，“要全部重做”；以及substrate基板層的RDL與跨層協(xié)同設(shè)計。

尤其在2.5D/3D布局布線中，隨著hybrid bonding等先進(jìn)工藝不斷提升互連密度，EDA算法必須與工藝深度綁定，并針對不同堆疊架構(gòu)和應(yīng)用場景進(jìn)行適配。與此同時，仿真、驗證與測試也都需要面向multi-die進(jìn)行系統(tǒng)性重構(gòu)，包括多物理場協(xié)同分析、設(shè)計仿真協(xié)同、多die的LVS/DRC、新型DFT設(shè)計、失效模型、自修復(fù)機制，以及將可靠性分析和DFT能力盡可能前置到架構(gòu)設(shè)計階段。

基于此，硅芯科技推出3Sheng Integration Platform，圍繞先進(jìn)封裝場景下的系統(tǒng)級協(xié)同設(shè)計需求，構(gòu)建覆蓋架構(gòu)規(guī)劃、物理實現(xiàn)、分析仿真、驗證測試等環(huán)節(jié)的一體化工具體系，推動先進(jìn)封裝設(shè)計從單點優(yōu)化走向面向工藝、場景與產(chǎn)業(yè)鏈協(xié)同的系統(tǒng)優(yōu)化。

4

從關(guān)鍵裝備到智算場景

先進(jìn)封裝筑牢高性能計算的底層支撐

在工程實現(xiàn)層面，邁為技術(shù)工藝應(yīng)用開發(fā)院副院長蕭青晏帶來《先進(jìn)封裝關(guān)鍵裝備及核心技術(shù)突破》，他提到，表面光滑度、表面清潔度、鍵合對準(zhǔn)精度、鍵合熱力控制以及鍵合效率和良率，正成為先進(jìn)封裝量產(chǎn)落地中的關(guān)鍵挑戰(zhàn)。針對這些問題，邁為技術(shù)圍繞高精度氣浮軸承、高精度運動平臺、高精度成像與超像素視覺算法，以及高精度力熱控制等方向持續(xù)推進(jìn)技術(shù)突破，進(jìn)一步提升先進(jìn)封裝裝備在精度控制、過程穩(wěn)定性與量產(chǎn)一致性等方面的支撐能力。

甬江實驗室異構(gòu)集成研究中心主任萬青則分享《大尺寸晶圓臨時鍵合與精密減薄》，圍繞大尺寸晶圓減薄、臨時鍵合及中試能力建設(shè)展開介紹。甬江實驗室團(tuán)隊在大尺寸晶圓超薄化制備方面已取得階段性進(jìn)展，并正圍繞更高精度、更強穩(wěn)定性及更多材料體系適配持續(xù)推進(jìn)相關(guān)技術(shù)。面向未來，相關(guān)工藝能力還將進(jìn)一步拓展至特種硅基材料及新型功能材料方向，為先進(jìn)封裝規(guī)模化、穩(wěn)定化發(fā)展提供更加堅實的制造支撐。

隨后，星空科技總裁陳勇輝以《超大芯片之 CoWoS 與 SoW》為題展開分享，圍繞超大芯片與先進(jìn)封裝路線介紹了相關(guān)解決方案。分享提到，面向 SoW 方向，星空科技正探索以全晶圓尺寸大面積曝光結(jié)合倒裝焊和熱壓鍵合的技術(shù)路徑，支撐大尺寸晶圓級互連與系統(tǒng)集成。其中，大視場曝光設(shè)備能夠?qū)崿F(xiàn)整面一次性曝光，D2W 熱壓鍵合設(shè)備則可服務(wù)于高性能計算、異構(gòu)集成、高帶寬內(nèi)存等場景，進(jìn)一步展現(xiàn)了 CoWoS 與 SoW 在超大規(guī)模集成中的應(yīng)用潛力。

齊力半導(dǎo)體董事長謝建友則以《先進(jìn)封裝在大規(guī)模 AI 智算芯片領(lǐng)域中的發(fā)展路徑》為題，結(jié)合 AI 智算芯片發(fā)展趨勢，探討先進(jìn)封裝如何更好支撐高性能計算、復(fù)雜系統(tǒng)集成與產(chǎn)業(yè)化應(yīng)用。分享從裝備、工藝到系統(tǒng)集成與應(yīng)用場景，進(jìn)一步補充了先進(jìn)封裝從技術(shù)突破走向工程落地所需的關(guān)鍵支撐。

5

先進(jìn)封裝產(chǎn)業(yè)全鏈協(xié)同升級

打造產(chǎn)業(yè)生態(tài)新范式

當(dāng)前先進(jìn)封裝所面對的已不再是單點技術(shù)突破問題，而是算法演進(jìn)、芯片架構(gòu)變化、封裝結(jié)構(gòu)調(diào)整、工藝實現(xiàn)路徑、材料體系選擇與工具能力提升同步發(fā)生變化之后的系統(tǒng)協(xié)同問題。也正因此，產(chǎn)業(yè)鏈上下游很難再按照以往“各做一段”的方式推進(jìn)，而需要圍繞具體場景、具體工藝和具體目標(biāo)形成更緊密的協(xié)同配合。

先進(jìn)封裝邁向量產(chǎn)過程中，挑戰(zhàn)并不只在高精度設(shè)備本身，更在于材料、熱管理、良率控制及多物理耦合帶來的復(fù)雜問題。

針對 Hybrid Bonding、高密度互連等關(guān)鍵方向，萬青指出，隨著帶寬需求和堆疊密度持續(xù)提升，對對準(zhǔn)精度、晶圓平整度、翹曲控制及互連工藝的要求越來越高，而散熱問題也正在成為影響系統(tǒng)性能與可靠性的關(guān)鍵因素。

蕭青晏則從封裝裝備與工藝實踐角度表示，設(shè)備精度提升固然重要，但材料選型、多層結(jié)構(gòu)帶來的翹曲、芯片尺寸組合以及機械層面的仿真能力，仍是當(dāng)前先進(jìn)封裝作業(yè)中的突出難點。

圍繞設(shè)計工具如何支撐產(chǎn)業(yè)協(xié)同，趙毅從 EDA 角度進(jìn)一步提出，面對異構(gòu)集成和多物理耦合不斷增強的趨勢，先進(jìn)封裝工具體系不僅要“看得準(zhǔn)”，能夠準(zhǔn)確反映電性能與機械性能；還要“看得透”，能夠深入理解熱、電、力等多重耦合關(guān)系；更要“看得早”，把問題盡可能前移到架構(gòu)規(guī)劃、設(shè)計與仿真階段，并支持提前調(diào)整與聯(lián)動優(yōu)化。

硅芯科技則以“EDA+”新范式下的五大中心全流程工具鏈為橋梁，貫穿建模、設(shè)計、仿真、驗證與測試環(huán)節(jié)，有效串聯(lián)設(shè)計與制造兩端，實現(xiàn)從“單點工具支撐”向“全流程一體化串鏈”的范式躍遷，為異構(gòu)集成與3D封裝時代的產(chǎn)業(yè)協(xié)同提供堅實的平臺底座。

回到應(yīng)用端，張晟彬則指出，當(dāng)前產(chǎn)業(yè)最終追求的不只是成本下降，更是方案“好用”和“易用”。在全球 AI 競爭快速演進(jìn)的背景下，應(yīng)用側(cè)對國產(chǎn)芯片、封裝、EDA 和整套產(chǎn)業(yè)鏈能力的要求，正在從“能不能用”進(jìn)一步轉(zhuǎn)向“能不能真正支撐持續(xù)迭代與規(guī)模化應(yīng)用”。

可見，先進(jìn)封裝未來的核心競爭力，將越來越體現(xiàn)在材料、設(shè)備、工藝、工具、驗證與應(yīng)用需求之間能否實現(xiàn)真正貫通。

與此同時，除云端大算力外，邊緣側(cè)、端側(cè)及具身智能等新場景，也有望成為先進(jìn)封裝下一階段的重要增量方向。隨著更多定制化場景和工程實踐不斷積累，今天許多看似分散、非標(biāo)準(zhǔn)化的能力，也有機會在產(chǎn)業(yè)協(xié)同與商業(yè)化落地過程中逐步沉淀為新的標(biāo)準(zhǔn)化路徑。

作為本次論壇的發(fā)起方，硅芯科技作為連接設(shè)計、工藝、封裝、測試與應(yīng)用的產(chǎn)業(yè)協(xié)同的橋梁，聯(lián)合先進(jìn)封裝產(chǎn)業(yè)鏈上下游多方力量，圍繞標(biāo)準(zhǔn)、工具鏈、流程方法與應(yīng)用協(xié)同等關(guān)鍵方向展開交流，并進(jìn)一步探索面向具體場景的落地路徑，為 Chiplet 與先進(jìn)封裝更快走向可驗證、可量產(chǎn)、可復(fù)制的產(chǎn)業(yè)化應(yīng)用提供更多思路與支撐。

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點，不代表半導(dǎo)體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4375期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時間看推送

求推薦