遼寧
快科技5月25日消息，今天華為提出了全新的半導(dǎo)體行業(yè)新定律——韜定律（Tau），它的思路不再是傳統(tǒng)DUV、EUV光刻縮小晶體管體積，而是以時(shí)間縮微替代摩爾定律幾何縮微，靠邏輯折疊提高密度。
這個(gè)定律的意義怎么說都不為過，但是關(guān)鍵的地方不在于華為提出的定律有多大影響，而是在這套定律下華為能做出什么樣的芯片，否則定律說得再好，沒有實(shí)際效果也是說服不了業(yè)界的。
好在華為的何庭波也發(fā)了更有說服力的數(shù)據(jù)來佐證這套規(guī)律下的芯片數(shù)據(jù)，從發(fā)布會(huì)現(xiàn)場(chǎng)找到兩張有明確數(shù)據(jù)對(duì)比的，來看下濤定律下的華為麒麟、昇騰芯片會(huì)有多少提升。
這張公布了今年的麒麟芯片的密度、性能、頻率等數(shù)據(jù)，晶體管密度提升到了238mtr/mm2，也就是2.4億每平方毫米的水平，比之前大漲53.5%，作為對(duì)比臺(tái)積電的3nm工藝密度在2.8億左右。
這個(gè)提升幅度是非常大了，要知道臺(tái)積電、Intel在10nm之后的工藝中每代密度提升也就是20-30%的水平，2nm之后臺(tái)積電甚至只有10%的密度提升。
不光密度大漲一半，P核高性能核心的能效也提升了41%，而最大頻率也提升了12.7%。
圖片來源于@超維界
這張圖更是詳細(xì)公布了麒麟芯片的密度及頻率進(jìn)化，今年的麒麟芯片可以做到3.1GHz頻率，2030年一路提升到4.2GHz，2031年等效1.4nm工藝的可以直接到5.0GHz。
晶體管密度今年到238mtr/mm2之后，未來幾代的提升不算多大，2030年到292mtr/mm2，但等效1.4nm工藝之后再次猛增到400mtr/mm2。
與此同時(shí)，華為的超節(jié)點(diǎn)集群性能也會(huì)猛增，現(xiàn)在的Altas950是8EFLOPS性能，明年Altas960提升到60EFLOPS，而下一代Altas則會(huì)直奔ZFLOPS性能，提升125倍。
那華為的這些芯片工藝在業(yè)界會(huì)是什么水平？此前我們發(fā)過IMEC的路線圖，2028年是A14工藝，2030年也就是到A10節(jié)點(diǎn)，也就是等效1nm工藝，華為在31年是等效1.4nm，時(shí)間點(diǎn)上落后3年，工藝落后大約一代。
與當(dāng)前相比，華為在這個(gè)指標(biāo)上已經(jīng)大幅提升了，畢竟當(dāng)前的7nm等效工藝落后臺(tái)積電差不多3-4代了，很多技術(shù)指標(biāo)是沒法比的，而韜定律下就算有差距，但已經(jīng)沒那么大代差，能同臺(tái)競(jìng)技了。
最后，華為這些路線圖上還有很多細(xì)節(jié)沒公布，那就是31年等效1.4nm的目標(biāo)中是否包含了國產(chǎn)EUV光刻機(jī)？如果沒考慮EUV的因素，那這個(gè)韜定律絕對(duì)是逆天級(jí)別的，說顛覆當(dāng)前的半導(dǎo)體行業(yè)規(guī)則都不為過。
當(dāng)然，要是包含了國產(chǎn)EUV在內(nèi)的影響，那也一樣非常牛，意味著國產(chǎn)半導(dǎo)體核心裝備只用了幾年時(shí)間就追上了ASML公司幾十年的發(fā)展，老外們是該好好被震撼一下了。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
