韜（τ）定律：半導體產業的新演進范式

2026年5月25日，在上海舉辦的國際電路與系統研討會（ISCAS）上，華為公司董事、半導體業務部總裁何庭波正式發布韜（τ）定律，這是中國企業首次在全球半導體領域提出指導產業發展的新原則，核心是用“時間縮微”替代傳統“幾何縮微”，為后摩爾時代的芯片發展提供全新路徑 。

一、提出背景：摩爾定律的困境

過去六十年，半導體產業遵循摩爾定律，核心是通過幾何縮微（不斷縮小晶體管尺寸）提升性能，從28nm到3nm，每代制程推動晶體管密度翻倍、成本下降。但如今該模式已逼近極限：

- 物理瓶頸：晶體管尺寸接近原子級別，繼續縮小面臨量子隧穿等物理效應，性能提升微乎其微。
- 經濟陷阱：先進制程研發成本飆升，單顆頂尖芯片設計成本超10億美元，3nm及以下制程單個晶體管成本不降反升。
- 地緣制約：高端光刻機被壟斷，中國半導體產業難以通過傳統制程追趕，亟需突破路徑。

二、韜（τ）定律的核心內涵

“韜”是希臘字母τ（tau）的音譯，在電路理論中τ代表時間常數，即信號傳輸與系統響應的基礎耗時，τ越小則電路效率越高 。韜定律的核心主張可概括為：以時間縮微替代幾何縮微，以邏輯折疊等技術構建器件、電路、芯片、系統四層級協同優化體系，通過系統性降低時間常數τ，實現芯片性能與密度的持續提升 。

簡單來說，摩爾定律是“把晶體管做更小”，韜定律是“讓信號跑得更快”。行業衡量進步的標尺從“幾納米”轉向“完成任務的時間”，本質是從空間維度競爭轉向時間維度優化。

三、核心技術：邏輯折疊

實現韜定律的關鍵技術是邏輯折疊（Logic Folding），打破傳統芯片二維平面布局的限制：

- 傳統模式：晶體管平鋪排列，信號長距離水平傳輸，路徑繞、延遲高、功耗大。
- 邏輯折疊：將平面電路“立體堆疊”，把關鍵模塊垂直分層排布，縮短信號傳輸距離，減少電阻電容負載。
- 實際效果：固定制程下，晶體管密度提升55%，能效提升41%。比喻而言，摩爾定律是“把汽車做小”，韜定律是“修立交橋讓車快跑”。

四、技術體系與量產驗證

韜定律構建了器件、電路、芯片、系統四層協同優化體系 ：

- 器件層：優化晶體管開關速度，降低皮秒級開關延遲。
- 電路層：邏輯折疊縮短關鍵路徑，減少信號傳輸耗時。
- 芯片層：立體堆疊提升集成度，降低芯片內部數據交互延遲。
- 系統層：跨芯片協同優化，降低毫秒級系統響應時間。

該理論并非空談，華為已用六年時間量產381款芯片，覆蓋移動終端、AI加速器、汽車電子等五大品類。2026年秋季將發布搭載完整邏輯折疊技術的新一代麒麟芯片，目標到2031年，基于韜定律的高端芯片達到等效1.4納米制程水平 。

五、行業影響與意義

1. 產業范式重構：打破對先進制程的單一依賴，為全球半導體提供“時間優化”新賽道，尤其為制程受限地區提供突圍路徑。
2. 中國技術引領：這是中國首次提出半導體領域基礎性定律，標志中國從技術跟隨者向理論引領者轉變 。
3. 性能持續突破：無需依賴更高端光刻機，通過架構創新持續提升芯片性能，適配AI、高性能計算等爆發式需求。

六、總結

韜（τ）定律的本質，是回歸芯片性能的核心——時間效率，跳出幾何縮微的固有框架，以系統性思維重構芯片設計與制造邏輯。它不僅是應對摩爾定律失效的解決方案，更是半導體產業下一個五十年的發展綱領，將深刻影響全球芯片競爭格局，推動中國半導體產業實現換道超車。

受益個股：

一、先進封裝（最直接受益）

- 長電科技(600584)：全球第三封測，XDFOI/3D堆疊技術適配邏輯折疊，華為麒麟/昇騰核心封測商，HBM產能滿產。

- 通富微電(002156)：2.5D/3D異構集成強，綁定華為AI/手機芯片，訂單彈性大。

- 華天科技(002156)：SiP封裝領先，西安基地就近服務華為，多層堆疊需求爆發。

二、封裝基板/高速PCB

- 深南電路(002916)：昇騰910C核心基板供應商（占60%），14層FC-BGA突破。

- 興森科技(002436)：珠海72億產能專供昇騰高算力基板，訂單飽滿。

- 景旺電子(603228)：高速PCB+封裝基板，深度切入華為供應鏈。

三、上游核心材料

- 圣泉集團(605589)：電子級PPO樹脂（高頻基板核心）+光刻膠樹脂，華為資本+技術綁定。

- 雅克科技(002409)：封裝材料/特種氣體龍頭，配套華為產業鏈。

四、半導體設備

- 北方華創(002371)：刻蝕/PVD設備，華為采購占比約20%。

- 思泰克(688518)：AOI測試設備，適配邏輯折疊高密度檢測需求。

五、晶圓代工

- 中芯國際(688981)：N+2制程適配邏輯折疊量產，成熟制程產能支撐。