【文/觀察者網 王一】

華為“韜（τ）定律”橫空出世后，迅速引發外界熱議。當地時間5月25日，英國路透社、美國全國廣播公司（NBC）等外媒直言，這意味著中國正探索出一條繞開美國技術封鎖、擺脫對西方半導體設備依賴的“自主路徑”，其發展軌跡很可能會讓美國進一步感到擔憂。

25日在上海舉行的2026國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波正式公布“韜定律”，為半導體與電子系統演進提供全新指導原則，并預計到2031年，基于該定律的高端芯片晶體管密度有望達到1.4納米制程的同等水平。

其中外媒最關注的一點是，在因受到美國制裁而無法獲得西方先進光刻設備的情況下，華為的這一突破將如何幫助中國繼續推進高性能芯片研發。

法新社25日稱，能夠訓練并驅動人工智能（AI）系統的尖端芯片，是中美科技競爭中至關重要且高度敏感的核心領域。幾十年來，隨著芯片制造商不斷在芯片中塞入更多微型電子元件，芯片計算能力實現了飛躍式增長。

報道指出，華為此次發布意味著其可能已經繞開了極紫外（EUV）光刻機的需求，此前業內一直認為，EUV設備是量產5納米及以下先進芯片不可或缺的關鍵工具。

長期以來，全球半導體產業的發展邏輯幾乎都建立在摩爾定律上。戈登·摩爾提出的這一理論認為，芯片上的晶體管數量大約每兩年翻一倍，從而實現更強性能與更低成本。

傳統芯片制造主要依賴在單塊硅晶圓上集成更多電路，以提升計算速度。然而，部分分析人士指出，這種傳統制程正逐漸接近物理極限，芯片元件尺寸難以繼續縮小。英特爾曾總結稱，“你可以把東西做得越來越小……直到無法再縮小”。

但華為提出的“韜定律”更強調時間縮放。其核心思路并不是繼續無限縮小晶體管尺寸，而是優化芯片內部各模塊之間的數據傳輸效率，通過縮短信號傳輸路徑、提升通信速度來提高整體性能。

5月25日，華為何庭波發表題為“半導體新路徑探索與實踐”的主旨演講。 華為

為了將這一理論商業化落地，華為設計了“邏輯折疊”（Logic Folding）的架構方案，通過將邏輯電路進行物理折疊和堆疊，形成雙層結構。該架構大幅縮短內部連線、減少信號延遲，從而使硬件實現53.5%的晶體管密度提升和41%的能效提升，使華為能夠在無需西方頂級設備的情況下，打造與海外競爭對手匹敵的先進處理器。

何庭波在演講中披露，過去6年，華為基于“韜定律”已成功設計和量產381款芯片，廣泛覆蓋千行百業數字化轉型需求。公司即將于今年秋季推出的新一代麒麟芯片，將率先首次采用邏輯折疊技術，并計劃到2030年將這一架構擴展至昇騰AI處理器和大型數據中心集群。

美商亞洲集團合伙人兼數字業務聯席主席陳澍分析稱，“韜定律”凸顯了華為希望在全球芯片競賽中成為領導者，而非追隨者的雄心，“即使今天沒有發布新產品，華為的意圖已經非常明確——其發展軌跡很可能會進一步加劇美國方面的擔憂”。

2019年開始，美國不斷對華為施加制裁，并自2022年起進一步限制中國獲取先進半導體技術，禁止中國獲得制造5納米以下先進芯片所需的EUV光刻機。種種舉措迫使以華為為代表的中國企業加快自主替代技術研發。

美國《華爾街日報》25日注意到，華為近年來已成為中國推動科技自主化戰略中的關鍵企業之一，并在本土半導體供應鏈建設中發揮重要作用。為了追趕美國同行，華為不斷加強在替代芯片架構、先進封裝技術以及網絡通信技術方面的研發，以提升硬件計算能力。

全球技術研究機構Omdia分析師蘇連杰（Lian Jye Su）認為，華為是否能夠憑借“韜定律”取得明顯優勢仍有待觀察，“但這至少是在供應鏈受限背景下找到的一條替代路徑，也是一次重要突破”。

NBC也將這一突破與中國科技自主戰略聯系起來。報道提到，目前外界普遍認為中國最先進的芯片制造能力約為7納米，而全球領先的先進芯片制造商臺積電目前已采用2納米制造技術。

不過，該媒體認為，隨著華為從傳統摩爾定律轉向“韜定律”，華為或許能夠繞開光刻機短缺問題，在全球芯片競賽中進一步邁向自主化。

科技媒體Tom's Hardware指出，臺積電預計將在2028年量產1.4納米芯片，而華為的替代路線則意味著中國可以通過不同的芯片封裝與結構設計，大幅縮小性能差距，從而顯著削弱美國制裁的影響。

社媒平臺X上，諸多外國網友也用“重大突破”來稱贊華為的突破。一位網友寫道，“這似乎是一項相當重大的突破。被制裁后的華為展現出極強的創新能力，通過尋找替代性技術路徑，擺脫外部依賴，并建立起屬于自己的開放創新生態系統。過去6年里，華為工程師取得的成果令人驚嘆”。

X知名科技領域博主羅納德·范·盧恩直言：“這項突破的重要性遠不止于半導體領域。AI、機器人、云計算、自動駕駛系統以及企業級基礎設施，都依賴于不斷變得更快、更高效的算力。下一代AI時代，不僅將由更先進的大模型塑造，也將由底層更先進的系統架構所決定。”

本文系觀察者網獨家稿件，未經授權，不得轉載。