在整片300毫米晶圓范圍內(nèi)，所有裸片的銅焊盤鍵合后套刻偏差均控制在40納米以內(nèi)。

在2026年IEEE電子元件與技術(shù)會(huì)議（ECTC）上，研發(fā)機(jī)構(gòu)imec攜手半導(dǎo)體制造設(shè)備與工藝解決方案企業(yè)EV Group（EVG），共同展示了200納米銅互連焊盤間距的高穩(wěn)定性、高良率晶圓對(duì)晶圓混合鍵合技術(shù)。該技術(shù)在具備可布線互連結(jié)構(gòu)的測(cè)試樣片上完成驗(yàn)證。

依托EVG頂級(jí)晶圓鍵合設(shè)備，本次試驗(yàn)還實(shí)現(xiàn)了銅焊盤對(duì)準(zhǔn)精度的歷史新高。雙方計(jì)劃持續(xù)推進(jìn)晶圓對(duì)晶圓混合鍵合技術(shù)路線迭代，以此支撐邏輯層堆疊、存儲(chǔ)與邏輯異質(zhì)堆疊等超高互連密度應(yīng)用場(chǎng)景，這也是imec提出的CMOS 2.0微縮架構(gòu)的核心發(fā)展方向。

基于CMOS 2.0架構(gòu)打造的新一代計(jì)算系統(tǒng)，正推動(dòng)晶圓對(duì)晶圓混合鍵合技術(shù)向200納米互連間距目標(biāo)演進(jìn)。在該架構(gòu)下，SoC被拆分為多個(gè)異構(gòu)功能層，再通過三維互連技術(shù)重新集成。根據(jù)不同應(yīng)用需求，CMOS 2.0可將片上系統(tǒng)的邏輯部分劃分為高驅(qū)動(dòng)邏輯層與高密度邏輯層。這類邏輯層之間的堆疊場(chǎng)景，對(duì)互連密度有著極致要求，唯有最先進(jìn)的晶圓對(duì)晶圓混合鍵合技術(shù)才能滿足。

此次imec完成驗(yàn)證的200納米間距晶圓對(duì)晶圓混合鍵合技術(shù)，所用兩片晶圓在鍵合前，均已預(yù)制四層可布線互連結(jié)構(gòu)。在整片300毫米晶圓范圍內(nèi)，所有裸片的銅焊盤鍵合后套刻偏差均控制在40納米以內(nèi)，該成果為全球首創(chuàng)。EVG旗下新一代混合鍵合與熔融鍵合設(shè)備GEMINI FB，是實(shí)現(xiàn)這一業(yè)界頂尖套刻精度的關(guān)鍵，而高精度對(duì)準(zhǔn)也是保障高電性良率的核心前提。

imec院士、三維系統(tǒng)集成項(xiàng)目負(fù)責(zé)人Zsolt Tokei表示：“本次窄間距混合鍵合技術(shù)取得突破，源于我們對(duì)整套混合鍵合工藝流程中所有關(guān)鍵環(huán)節(jié)的協(xié)同優(yōu)化。其中包括采用imec率先研發(fā)的氮化硅碳（SiCN）作為介電材料，以及鍵合前的化學(xué)機(jī)械拋光（CMP）工序。我們對(duì)拋光工藝進(jìn)行優(yōu)化，在整片晶圓范圍內(nèi)實(shí)現(xiàn)高度均勻性，不僅可打造極致平整的介電層表面，還能將銅焊盤的凹陷量精準(zhǔn)控制在數(shù)納米級(jí)別。結(jié)合EVG晶圓鍵合設(shè)備帶來的超高套刻精度與穩(wěn)定性，再輔以優(yōu)化后的銅焊盤設(shè)計(jì)及鍵合前光刻修正技術(shù)，最終達(dá)成了這一成果。”

Zsolt Tokei補(bǔ)充道：“我們將持續(xù)優(yōu)化混合鍵合工藝，推動(dòng)互連間距進(jìn)一步突破200納米門檻，攻克邏輯層堆疊、存算堆疊等難度極高的應(yīng)用場(chǎng)景。這需要進(jìn)一步提升套刻性能，我們也將與EVG深化合作開展相關(guān)研發(fā)。”

EV Group首席技術(shù)總監(jiān)Paul Lindner稱：“我們與imec長期保持合作，這也印證了晶圓鍵合技術(shù)在下一代半導(dǎo)體器件研發(fā)中的重要地位。雙方三十余年的協(xié)作實(shí)踐證明，設(shè)備廠商與imec這類頂尖研發(fā)機(jī)構(gòu)深度聯(lián)動(dòng)，能夠切實(shí)推動(dòng)半導(dǎo)體工藝技術(shù)持續(xù)進(jìn)步。未來我們將繼續(xù)攜手，助力新一代器件架構(gòu)落地，并深化全球半導(dǎo)體產(chǎn)業(yè)鏈合作。”

CMOS 2.0重構(gòu)半導(dǎo)體研發(fā)體系

長期以來，如今支撐大規(guī)模人工智能基礎(chǔ)設(shè)施運(yùn)轉(zhuǎn)的諸多技術(shù)，最初都是為智能手機(jī)、傳統(tǒng)數(shù)據(jù)中心網(wǎng)絡(luò)等領(lǐng)域研發(fā)設(shè)計(jì)。各大云服務(wù)商與AI芯片設(shè)計(jì)企業(yè)大多只是將現(xiàn)有半導(dǎo)體技術(shù)改造適配，以此滿足飛速增長的AI算力需求。

但是，近日imec首席執(zhí)行官Patrick Vandenameele指出，這種改造適配式發(fā)展已然觸及瓶頸。行業(yè)應(yīng)當(dāng)圍繞AI系統(tǒng)所需的超高每秒萬億次運(yùn)算（TOPS）性能指標(biāo)進(jìn)行技術(shù)定向優(yōu)化，存儲(chǔ)芯片也必須匹配對(duì)應(yīng)應(yīng)用場(chǎng)景完成定制化升級(jí)。

落實(shí)到產(chǎn)業(yè)層面，這意味著算力、存儲(chǔ)、封裝、硅光、互聯(lián)架構(gòu)乃至AI模型架構(gòu)之間需要實(shí)現(xiàn)更深度融合。imec將這套全新發(fā)展理念定義為跨技術(shù)協(xié)同優(yōu)化（XTCO），即半導(dǎo)體技術(shù)升級(jí)不再只依賴傳統(tǒng)晶體管尺寸微縮，而是依托多領(lǐng)域技術(shù)聯(lián)動(dòng)優(yōu)化實(shí)現(xiàn)整體性能突破。

CMOS 2.0 stack

先進(jìn)芯片系統(tǒng)架構(gòu)日趨復(fù)雜，也在重塑整個(gè)半導(dǎo)體產(chǎn)業(yè)的合作生態(tài)。Patrick Vandenameele表示，半導(dǎo)體行業(yè)不僅需要晶圓代工廠、無晶圓設(shè)計(jì)企業(yè)、電子設(shè)計(jì)自動(dòng)化廠商與設(shè)備供應(yīng)商深化合作，更要聯(lián)動(dòng)大型云服務(wù)商與AI架構(gòu)研發(fā)團(tuán)隊(duì)協(xié)同研發(fā)。“我們現(xiàn)已擁有成熟完善的產(chǎn)業(yè)生態(tài)，但仍需進(jìn)一步深化與AI架構(gòu)研發(fā)團(tuán)隊(duì)、頭部云服務(wù)企業(yè)的深度協(xié)作。”

這一行業(yè)趨勢(shì)進(jìn)一步凸顯了imec這類中立研發(fā)機(jī)構(gòu)的核心價(jià)值，其正逐步成為連接晶圓廠、設(shè)備廠商、AI企業(yè)與科研院校的核心協(xié)同樞紐。

除此之外，產(chǎn)業(yè)協(xié)同的剛需也推動(dòng)imec向更高層級(jí)的計(jì)算架構(gòu)領(lǐng)域延伸。Patrick Vandenameele透露，imec已在巴黎成立imec.AI-labs，著手開展AI算法硬件適配基準(zhǔn)測(cè)試，力求深度對(duì)接AI軟件生態(tài)。他強(qiáng)調(diào)，此舉并非讓imec轉(zhuǎn)型研發(fā)AI算法，而是搭建橋梁，打通硬件研發(fā)與AI應(yīng)用生態(tài)之間的壁壘。業(yè)界也愈發(fā)清晰地認(rèn)識(shí)到，未來半導(dǎo)體制程升級(jí)，必須實(shí)現(xiàn)硬件設(shè)計(jì)與AI業(yè)務(wù)場(chǎng)景深度適配。

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系后臺(tái)。