北京
今日，在電氣電子工程師學(xué)會（IEEE）舉辦的國際電路系統(tǒng)研討會ISCAS 2026上，華為何庭波發(fā)表題為“半導(dǎo)體新路徑探索與實踐”的主旨演講，發(fā)表了指導(dǎo)半導(dǎo)體產(chǎn)業(yè)發(fā)展的新原則——韜(τ)定律。韜(τ)定律提出以“時間(τ)縮微”替代“幾何縮微”作為半導(dǎo)體與電子系統(tǒng)演進的新指導(dǎo)原則——通過邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號傳播時延，不斷提升晶體管密度，從而實現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進。
華為何庭波發(fā)表題為“半導(dǎo)體新路徑探索與實踐”的主旨演講
近年來，主導(dǎo)半導(dǎo)體產(chǎn)業(yè)半個多世紀(jì)的摩爾定律正面臨嚴(yán)峻的物理極限和經(jīng)濟效益雙重挑戰(zhàn)。面對晶體管幾何縮微放緩，晶體管成本紅利消退等發(fā)展困境，如何跨越傳統(tǒng)工藝路徑的局限，探索出一條全新的可持續(xù)演進路線，以滿足當(dāng)下呈指數(shù)級攀升的計算性能需求，已成為全球半導(dǎo)體行業(yè)亟待攻克的共同難題。韜(τ)定律正是解決該難題的有效路徑。
華為創(chuàng)新性地提出了“邏輯折疊(LogicFolding)”等核心技術(shù)，構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級協(xié)同優(yōu)化體系。該體系以系統(tǒng)性降低時間常數(shù)τ為目標(biāo)，旨在驅(qū)動各層級性能、能效、晶體管密度的持續(xù)提升：
器件層面：通過優(yōu)化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數(shù)τ；
電路層面：通過邏輯折疊技術(shù)突破傳統(tǒng)平面布局的物理邊界，顯著縮短關(guān)鍵路徑的走線長度并有效降低信號傳播的電阻和電容負(fù)載，實現(xiàn)晶體管密度和電路性能大幅提升；
芯片層面：通過“軟件、架構(gòu)、芯片”的全棧軟硬芯協(xié)同設(shè)計，基于實際工作負(fù)載實現(xiàn)指令流和數(shù)據(jù)流的細(xì)粒度控制，提高系統(tǒng)級并行度和效率，大幅降低端到端執(zhí)行時間；
系統(tǒng)層面：定義靈衢總線，重構(gòu)計算系統(tǒng)互聯(lián)協(xié)議，實現(xiàn)超節(jié)點的統(tǒng)一內(nèi)存編址和原生內(nèi)存語義，大幅降低系統(tǒng)通信時延。
在此次主旨演講中，何庭波詳細(xì)講解了華為如何把韜(τ)定律應(yīng)用到智能手機和AI計算領(lǐng)域的實踐。在過去六年的實踐中，基于韜(τ)定律，華為已成功設(shè)計并量產(chǎn)了381款芯片，廣泛覆蓋了千行百業(yè)的需求。其中，將于2026年秋季面世的麒麟芯片，率先采用了邏輯折疊技術(shù)，性能大幅提升。預(yù)計到2031年，基于韜(τ)定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。
面對未來，何庭波說：“未來一定屬于開放合作。在半導(dǎo)體演進的路徑上，沒有一家企業(yè)可以獨自完成所有答案。在韜(τ)定律的路徑下，我們期待與全球科學(xué)家、工程師和產(chǎn)業(yè)伙伴緊密合作，共同推動半導(dǎo)體與電子產(chǎn)業(yè)持續(xù)發(fā)展?！?/p>
理想自研SoC IP 揭秘
國產(chǎn) EDA 低功耗 & 靜態(tài)驗證技術(shù)研討會
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
