福建
據新華社報道，5月25日，電氣電子工程師學會(IEEE)在上海舉辦的國際電路與系統研討會上，華為公司發表韜(τ)定律，提出以“時間(τ)縮微”替代“幾何縮微”，作為半導體與電子系統演進的新指導原則。通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，從而實現半導體與電子系統的持續演進。
華為這個韜定律很有意思，就像汽車行業一樣，油車的規則被你們制定了，咱們就換一條賽道，不和你卷了。
過去幾十年，摩爾定律的路，掌握在西方手里，光刻機、先進工藝塑造了我們短期無法打破的壁壘，別人不讓我們往3nm、2nm走。中芯國際只能卑微的代工7nm和14nm甚至以上制程芯片。
那華為韜定律的路，就是“我不跟你擠一條路了，我自己修一條新的高速路”，用成熟制程+架構創新，照樣能跑出高性能芯片，今年秋季的新麒麟，就是這套邏輯的第一次完整落地。
華為韜定律和摩爾定律什么區別呢?
摩爾定律簡單來說，就是在一條路上，把快遞車做得越來越小，就可以擠進去更多車了，送更多貨了。但是這些年遇到了瓶頸，車幾乎沒法在小了，摩爾定律也失效了。
而韜定律，就修多車道的高速公路，甚至把路‘折疊’起來并行，讓車(信號)不用排隊等紅燈、繞遠路，直接同時跑，靠縮短路徑、并行計算、減少延遲，把算力提上去。車還是原來的大小(7nm甚至14nm成熟制程)，但路線更順、并行更多，單位時間送的件反而更多。
當然，任何一種定律和規則不是100%的最先進。華為的這套打法，最直觀的短板在于同等算力下，芯片面積更大、用料更多，單顆芯片沒法做到極致小巧輕薄，這就要考驗華為的芯片設計能力和系統優化能力了。
不過，這個事情華為已經干了多年，但是直到2026年夏天才把這個定律拋出，說明華為已經考慮并且正在優化這個問題了。
華為能優化到哪一步?且看2031年揭曉答案，這是華為自己說的，看能不能等效1.4nm。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
