前沿導(dǎo)讀

上海東方衛(wèi)視《今晚》欄目針對(duì)華為提出的韜定律進(jìn)行了獨(dú)家報(bào)道，主持人蔣昌建就此問題連線中國通信專家、復(fù)旦大學(xué)特邀研究員汪濤與特邀評(píng)論員項(xiàng)立剛共同進(jìn)行探討。

汪濤表示，華為提出的韜定律理念與之前芯片產(chǎn)業(yè)推崇的摩爾定律完全屬于兩種截然不同的思路，甚至可以算是在底層理念上面換了發(fā)展方向。沿著這種全新的思路，可以衍生出新的技術(shù)架構(gòu)、新的技術(shù)標(biāo)準(zhǔn)、新的配套產(chǎn)業(yè)鏈。

而項(xiàng)立剛在訪談中表示，韜定律可以在不依賴先進(jìn)設(shè)備的情況下，提升我們芯片的性能，達(dá)到傳統(tǒng)芯片同樣的主頻。但是從另一個(gè)角度來看，韜定律并不能完全繞開光刻機(jī)的要求，還是需要特定的光刻機(jī)設(shè)備將韜定律芯片制造出來。

電路設(shè)計(jì)

華為的韜定律與英特爾的戈登·摩爾在幾十年前提出的摩爾定律屬于兩種發(fā)展思路，這兩種定律都不屬于物理定律，而是基于產(chǎn)業(yè)發(fā)展和個(gè)人經(jīng)驗(yàn)所總結(jié)出來的產(chǎn)業(yè)看法。

摩爾定律的核心思想就是在同一尺寸的面積內(nèi)，縮小晶體管尺寸，提升晶體管數(shù)量，以此來提升性能。

而華為韜定律的思想則是通過對(duì)底層電路重新設(shè)計(jì)，縮短芯片內(nèi)部各元器件之間的信息傳輸速度，以此來提升性能。

一個(gè)主張堆積更多的晶體管，另一個(gè)主張縮短交互信息的時(shí)間。

通過對(duì)內(nèi)部電路進(jìn)行設(shè)計(jì)，以此來提升芯片性能的思路并不是華為第一個(gè)想到的。

AMD在2022年，推出了3D V-Cache技術(shù)的Ryzen 7 5800X3D芯片。

該芯片采用了硅通孔（TSV）技術(shù)，在計(jì)算單元上方以堆疊額外緩存的方法降低CPU在游戲上面的內(nèi)存延遲情況，提升其幀率與響應(yīng)速度。但是堆疊所帶來的后果就是功耗的增加，高負(fù)載場(chǎng)景下容易出現(xiàn)過熱降頻的情況。

在第二代3D V-Cache技術(shù)中，AMD重點(diǎn)針對(duì)散熱問題進(jìn)行優(yōu)化，讓核心可以直接使用散熱器，降低功耗。

AMD的3D V-Cache偏向于硬件封裝技術(shù)，而華為依靠韜定律所衍生的邏輯折疊技術(shù)，則是追求異構(gòu)集成和系統(tǒng)級(jí)時(shí)延優(yōu)化，并且強(qiáng)調(diào)在產(chǎn)業(yè)鏈層面的協(xié)同發(fā)展，涉及到SOC設(shè)計(jì)、底層電路設(shè)計(jì)、封裝技術(shù)等多個(gè)層面。

這對(duì)應(yīng)了汪濤在節(jié)目中所表達(dá)的觀點(diǎn)，提出新思路之后，可以衍生出新的技術(shù)架構(gòu)、新的技術(shù)標(biāo)準(zhǔn)、新的配套產(chǎn)業(yè)鏈。

ASML在推出EUV光刻機(jī)之后，之前DUV光刻機(jī)所配套的技術(shù)材料出現(xiàn)不適配的情況，需要重新依托EUV技術(shù)開發(fā)適配的供應(yīng)鏈體系。EUV采用13.5nm的極紫外光，DUV采用193nm的深紫外光，這兩種光源屬于截然不同的技術(shù)理念。

每次在底層方向上面所產(chǎn)生的技術(shù)改變，都會(huì)帶來產(chǎn)業(yè)鏈的協(xié)同進(jìn)步。

制造技術(shù)

項(xiàng)立剛在訪談中解釋稱，華為韜定律下的邏輯折疊技術(shù)，指的是華為用另一種芯片設(shè)計(jì)理念，達(dá)到了與傳統(tǒng)3nm芯片類似的核心頻率，但是其本質(zhì)上還是需要依賴光刻技術(shù)實(shí)現(xiàn)芯片制造。

現(xiàn)在只能說我們可以通過芯片的電路設(shè)計(jì)優(yōu)化，實(shí)現(xiàn)芯片核心頻率的提升，但是真正落實(shí)到芯片制造上，還是需要光刻機(jī)、刻蝕機(jī)、沉積設(shè)備等配套的制造設(shè)備。

EUV光刻機(jī)對(duì)比DUV光刻機(jī)，主要提升的是曝光精度，可以單次曝光出尺寸更小的晶體管，有效減少DUV光刻機(jī)通過多重圖案化制造先進(jìn)芯片的繁瑣步驟。但是在實(shí)際的制造效率上面，ASML所有的EUV光刻機(jī)均沒有達(dá)到DUV的水平。

ASML最先進(jìn)的第二代EUV EXE：5200B的制造效率為175片晶圓/小時(shí)，而ASML最先進(jìn)的DUV NXT：2150i的制造效率為310片晶圓/小時(shí)。

如果能拿DUV制造出與EUV技術(shù)相持平的芯片性能，那么這對(duì)整個(gè)產(chǎn)業(yè)來說都是一種顛覆性的改變。不過目前基于華為韜定律所衍生的邏輯折疊芯片還未正式上市，實(shí)際的性能水平未知、能效未知、工藝未知，還無法判斷韜定律是否能替代摩爾定律成為未來產(chǎn)業(yè)的發(fā)展方向。

不過有一點(diǎn)可以肯定，在摩爾定律逼近物理極限的常態(tài)下，通過設(shè)計(jì)、互聯(lián)、封裝技術(shù)來縮短芯片內(nèi)部各元器件之間的信息傳輸速度，這是整個(gè)行業(yè)都在推進(jìn)的思路。

AMD、英特爾主要通過封裝技術(shù)提升性能，并且英特爾此前還嘗試過將不同工藝的芯片，以平鋪的方式同時(shí)集成在一塊基板上面，但實(shí)際效果不盡人意。

華為基于韜定律所衍生的邏輯折疊技術(shù)，從SOC設(shè)計(jì)層面就開始進(jìn)行應(yīng)用，而不是與AMD、英特爾一樣在后續(xù)的制造環(huán)節(jié)引入折疊封裝技術(shù)。這種從設(shè)計(jì)層面帶來的技術(shù)革新，需要整個(gè)產(chǎn)業(yè)鏈一起發(fā)展。

前臺(tái)積電副總、浸潤(rùn)式技術(shù)發(fā)明人林本堅(jiān)在2025年接受采訪時(shí)表示，如果外界不停地逼迫大陸企業(yè)努力去投資研發(fā)，那么未來可能會(huì)出現(xiàn)半導(dǎo)體界的deep seek。把臺(tái)積電過去搞5nm、3nm的辛苦完全抹去，用7nm的東西去做5nm的事情，這樣對(duì)臺(tái)積電來說就麻煩了。