來源：市場資訊

（來源：深圳市投資基金同業公會）

在伯恩斯坦看來，τ定律的核心邏輯在于，將優化目標從晶體管物理面積轉向信號延遲，通過在晶體管、電路、芯片、系統四個層級協同壓縮時間常數τ，實現跨越摩爾定律約束的性能增長。

這一框架為中國半導體產業提供了可預期、可擴展的技術路線圖，使其得以在EUV約束下持續迭代、逐步縮短與全球領先者的差距。

作者 | 許 超

編輯 | 硬 AI

華為在2026年國際電路與系統大會（ISCAS 2026）上正式發布"τ縮放定律"（Tau Scaling Law，又稱韜定律），提出以壓縮時間常數τ取代晶體管幾何微縮，作為芯片性能提升的新驅動范式，為國產半導體在不依賴EUV光刻機的前提下實現持續性能躍升，提供了一套完整的技術路線圖。

在伯恩斯坦看來，這一突破堪稱國產芯片領域的"DeepSeek時刻"。τ定律的核心邏輯在于，將優化目標從晶體管物理面積轉向信號延遲，通過在晶體管、電路、芯片、系統四個層級協同壓縮時間常數τ，實現跨越摩爾定律約束的性能增長。伯恩斯坦指出，這一框架為中國半導體產業提供了可預期、可擴展的技術路線圖，使其得以在EUV約束下持續迭代、逐步縮短與全球領先者的差距。

根據官方披露，華為通過名為"LogicFolding"的先進封裝技術，已將晶體管密度從2025年的155百萬/平方毫米提升至2026年的238百萬/平方毫米（相當于臺積電N3節點密度水平），并規劃到2031年達到400+百萬/平方毫米（相當于臺積電14A節點密度水平）。在系統層面，華為目標在2030年前實現超級計算集群（superPoD）總算力125倍的提升，對應約每年3.3倍的復合增速。

τ定律：從"縮小尺寸"到"壓縮時延"的范式轉變

六十年來，摩爾定律通過持續縮小晶體管幾何尺寸來驅動半導體性能提升。然而據華為的技術論文，隨著前沿制程單顆芯片研發成本突破十億美元，最先進節點的單晶體管成本已不再持續下降，純粹的幾何微縮已進入收益遞減區間。

華為提出的τ定律，將"時間常數τ"確立為跨越整個計算堆棧的統一優化目標——涵蓋從單顆晶體管開關延遲到數據中心級別的工作負載，橫跨十二個數量級。華為在論文中將其定義為：自丹納德（Dennard）縮放定律以來，首個為整個計算堆棧建立統一優化目標的縮放原理。

根據華為發表的技術論文，τ定律通過四個協同層級加以實施：晶體管層（壓縮本征開關與互連延遲）、電路層（通過LogicFolding垂直堆疊縮短關鍵布線及RC負載）、芯片層（設計與工藝協同優化，壓縮總執行時間）、系統層（通過統一總線UnifiedBus與近封裝光學互連Hi-ONE，將集群通信延遲從數十微秒壓縮至約100納秒）。

LogicFolding：突破密度與頻率的雙重瓶頸

在電路層，華為的核心創新是"LogicFolding"技術。與臺積電SoIC同樣采用雙芯片垂直堆疊的方案表面相似，但華為通過實現低于2微米的混合鍵合間距（bonding pitch），將堆疊粒度從"芯片對芯片"（die-to-die）推進至"單元對單元"（cell-to-cell）——即將邏輯電路中的組合邏輯與時序邏輯分別對應的計算與存儲功能進行垂直堆疊。

據伯恩斯坦分析，這一突破的意義在于，LogicFolding不僅提升了晶體管密度，還通過縮短相鄰晶體管之間的關鍵路徑互連RC延遲，在密度與頻率兩個維度實現同步改善。相比之下，傳統3DIC封裝通常僅在芯片級別疊加SRAM與邏輯芯片，受制于較大的鍵合間距，無法實現等效的延遲壓縮效果。

在具體數據上，LogicFolding在移動端SoC上實現了晶體管密度55%的階梯式提升，同時在固定制程節點下帶來41%的功耗效率改善。伯恩斯坦預計，該技術將率先應用于華為下一代Mate 90系列手機。

系統層突破：光互連與統一總線重塑AI集群架構

在系統層面，τ定律同樣設定了激進的規?；繕?。

華為的近封裝光學互連技術Hi-ONE與統一總線網絡UnifiedBus，旨在從根本上繞開物理距離帶來的帶寬瓶頸，將集群間通信延遲大幅壓縮。

據華為路線圖，上述系統級創新與芯片層技術協同，目標在2030年前實現superPoD總算力125倍增長。伯恩斯坦強調，集群級別的大規模算力提升才是AI客戶的核心需求，這也使得τ定律的價值不局限于單顆芯片的性能參數，而是延伸至整個AI基礎設施體系。

該技術框架與華為此前在UB-Mesh（一種分層局部化多維全網格數據中心網絡架構）論文中闡述的互連架構形成完整技術閉環，從互連組網到封裝工藝，構建了一套端到端的延遲優化體系。

硬件層的本土化敘事

伯恩斯坦總結認為，τ定律對中國半導體產業的深層影響與DeepSeek的邏輯高度相似。DeepSeek以算法效率突破，觸發了國內AI全棧本土化的投資浪潮；τ定律則以可量化的芯片性能演進路線圖，為國內半導體全棧本土化投資提供了更堅實的信心基礎，進一步強化了市場對半導體國產替代的長期結構性敘事。

據伯恩斯坦研究分析，τ定律路線圖對國內晶圓代工、先進封裝供應鏈及AI芯片生態均具結構性利好。在AI芯片設計層面，τ定律為國內加速器及CPU廠商在現有制造邊界內實現架構協同優化提供了更明確的路徑。

正如伯恩斯坦所總結：τ定律是一個可預測且可規?；拈L期演進指標，正將中國科技自主創新的邊界從AI軟件算法層，系統性地延伸至芯片硬件層。