陜西
最近，圍繞華為提出的“韜（τ）定律”，半導體行業展開了一場激烈討論。
事情的起因，是華為董事、半導體業務負責人何庭波在2026國際電路與系統研討會上提出“，希望通過三維邏輯折疊、垂直互聯等新思路，突破傳統摩爾定律遭遇的物理和經濟瓶頸。
隨后，英偉達創始人兼CEO 黃仁勛 在接受媒體采訪時表示：華為的韜定律對于華為而言是一項重要突破，但對于臺積電來說并不構成威脅，因為臺積電10年前就已經在發展堆疊和先進封裝技術。
有人認為黃仁勛低估了華為的創新價值；也有人認為這是一次典型的技術路線之爭。那么，？它與臺積電已經成熟應用的CoWoS、3D封裝技術又有什么區別？
韜定律，到底在解決什么問題？
過去幾十年，全球半導體產業的發展主要依賴于一個核心規律：摩爾定律，即通過不斷縮小晶體管尺寸，在同樣面積內集成更多晶體管，從而提升芯片性能。
但今天，。從7nm到5nm，再到3nm、2nm，每前進一步，研發投入都呈指數級增長。與此同時，先進制程越來越依賴荷蘭光刻機巨頭 ASML的EUV設備。對于能夠自由獲得EUV設備的企業來說，繼續沿著摩爾定律前進仍然是最直接的道路。然而對于受到出口限制影響的中國半導體產業而言，僅依靠先進制程顯然存在現實困難。
在這樣的背景下，華為提出了韜定律。其核心思想并不是繼續無限縮小晶體管尺寸，而是通過三維邏輯結構、垂直互聯以及更高效的系統設計，提高單位體積內的計算密度和能效。
簡單來說：摩爾定律是在“橫向擴張”。韜定律則更像是在“向上生長”。
從黃仁勛的角度來看，芯片堆疊并非新鮮事物。事實上，臺積電早在2011年便推出了CoWoS先進封裝平臺。CoWoS（Chip-on-Wafer-on-Substrate）技術能夠將多個芯片集成到同一個封裝之中，大幅提升帶寬和性能。如今火爆全球的AI芯片幾乎都離不開這項技術。它們和 韜（τ）定律一樣， 本質上都屬于三維集成路線。
因此從產業實踐角度來看，黃仁勛認為：“通過堆疊提升性能”這條路，行業已經探索多年。這也是他認為臺積電不會因為韜定律而受到沖擊的重要原因。
但許多業內人士指出，黃仁勛所說的“堆疊技術”和華為提出的“邏輯折疊”并不完全是一回事。傳統先進封裝技術的特點是：先完成芯片制造。再把多個芯片組合到一起。本質上屬于“制造完成后的系統集成”。而華為所描述的邏輯折疊更強調：從電路設計階段開始引入三維結構。通過垂直互聯重新規劃關鍵路徑。減少信號傳輸距離。提升單位面積乃至單位體積的計算效率。如果說傳統封裝是在建筑完工后把幾棟樓連接起來，那么邏輯折疊更像是在設計圖紙階段就把建筑從平面改成三維結構。這兩種思路確實存在明顯差異。
當然，目前外界能夠獲取的信息仍然有限，韜定律最終能夠實現怎樣的產業化成果，還需要時間驗證。但華為為什么要走這條路，答案是很明確的。
今天全球先進芯片競爭已經形成高度成熟的產業鏈體系。設計軟件、制造設備、材料供應、晶圓代工等環節彼此綁定。尤其是EUV光刻技術已經成為先進制程的重要基礎設施。
對于：Apple、Qualcomm、NVIDIA這些企業而言，只要能夠獲得最先進工藝，就沒有必要輕易改變整個產業路線。但對于華為來說，情況并不相同。
當傳統路徑受到限制時，探索新的技術路線就不僅僅是創新問題，更是產業發展的現實需求。正如歷史上的許多技術革命一樣：很多時候，新路線并不是因為舊路線完全失效，而是因為有人無法繼續依賴舊路線。
從客觀角度看，黃仁勛的判斷并非毫無依據。臺積電、英特爾、三星等國際巨頭確實早已深耕先進封裝和三維集成領域多年。但與此同時，將華為韜定律簡單等同于傳統封裝技術，也可能低估其探索新架構的價值。
對于中國半導體產業而言，韜定律最重要的意義或許并不在于立即超越誰，而在于提供了一種新的可能，或許這才是真正值得關注的地方。
中國芯，我的心，點個關注支持一下唄！
關注我獲得
聲明：本文素材引自網絡媒體，如有錯誤，請以最新資料為準。本文絕不構成任何投資建議、引導或承諾，請審慎閱讀。
喜歡就 關注 哦
動動小手點個 贊
點 在看 最好看
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
