當人工智能、大模型與超高速互連持續重塑全球科技產業，測試測量技術也正站在新一輪變革的核心。作為連接前沿科研、產業創新與未來基礎設施的重要平臺，是德科技將在Keysight World Tech Day 2026大會匯聚全球頂尖科學家、產業領袖與技術專家，共同探討 AI、光互連、射電天文與下一代測試技術的未來方向。

從宇宙深空的太赫茲探索，到 AI 數據中心的萬卡集群；從開放互連標準 UALink，到面向未來智算的全新測試平臺，本屆大會不僅是一場技術盛宴，更是一場關于未來基礎設施演進路徑的深度對話。

演講簡介

人工智能正驅動計算基礎設施的根本性變革。Dr. Joachim Peerlings 將深入剖析從芯片到集群規模化演進中，在算力擴展、超高速互連及系統穩定性方面面臨的核心挑戰。他將分享是德科技如何通過尖端測試方案，助力企業突破技術瓶頸，構建高效、可靠的未來智算基石，保障 AI 算力的充分釋放。

演講簡介

現代天文學已進入多波段、多信使觀測時代，射電天文學是其重要分支之一。近年來，我國的射電天文學研究得到了快速發展。本報告將圍繞射電天文的發展歷程，從過去到現在、從微波波段到太赫茲頻段，介紹其歷史和現狀，并展望未來。

演講簡介

隨著大模型對算力需求的激增，具備高互操作性與開放性的加速器互連已成為定義未來的關鍵。Kurtis Bowman 將深度解析全新 UALink 標準的最新進展。他將探討 UALink 如何通過高帶寬、低延遲的開放式架構，打破下一代 AI 集群橫向擴展的性能壁壘，并攜手行業生態構建一個更加開放、協同且高性能的全球 AI 基礎設施新生態。

演講簡介

隨著 AI 持續擴展，光學技術正從單純的連接方案，逐步演變為數據中心的基礎架構。該演講指出，為突破帶寬瓶頸，行業正從銅互連轉向光互連，并借助 Scale-Up、Scale-Out 和 Scale-Across 等先進擴展策略，實現更高效的數據管理。與此同時，CPO（共封裝光學）和 MicroLED 等新興技術，也被視為提升未來基礎設施能效與容量的關鍵。

除了多場重磅主題演講，本屆大會還將迎來備受關注的是德科技年度重磅新品發布。

演講簡介

從惠普（HP）的電子測量奠基、安捷倫（Agilent）的生機蛻變，到今天是德科技（Keysight）的全面引領，創新的基因始終流淌在血脈之中。在本次年度重磅新品發布中，我們將與您一同重溫精密測量數十載的輝煌傳承與技術演進。屆時，全新一代測試測量平臺將震撼亮相，以顛覆性的硬核技術與前瞻性行業洞見，深度聚焦智算未來，傾力打造 AI 全棧測試方案，直擊光通信、光電互連及前沿通信在AI時代的極端測試痛點，續寫輝煌傳奇，開啟AI時代精準測量的新紀元。

重磅嘉賓（排名不分先后）

AI X Compute 分論壇特邀嘉賓

（按演講順序排序）

AI X Connect 分論壇特邀嘉賓

（按演講順序排序）

AI X 6G 分論壇特邀嘉賓

（按演講順序排序）

匯聚前沿洞見，

共赴 AI 與未來科技新紀元。

從宇宙探索到 AI 基礎設施，從開放互連到光學革命，Keysight World Tech Day 2026 正在以前所未有的廣度與深度，連接科研、產業與未來技術趨勢。

這里不僅有全球頂尖專家的前沿洞見，更有關于下一代科技基礎設施的真實答案。

未來已來，測量先行。Keysight World Tech Day 2026，期待與您共同見證。

立即注冊

溫馨提示：本次會議報名需填寫企業郵箱，以便順利提交報名表單并通過審核。

AI X Compute算力基礎設施測試論壇

論壇簡介

在旺盛的市場需求、豐富應用場景的驅動下，全球人工智能市場持續呈現增長態勢，成為各行業智能化升級的重要驅動力。通用大模型以及芯片、算力基礎設施等底層環節能力的不斷改善，帶來人工智能在應用場景類別、場景深度的持續提升，并最終帶來產業基礎能力、應用場景之間的不斷相互促進，并在正向循環邏輯下，驅動全球 AI 產業發展不斷提速。

在此背景下，我們誠摯邀請您參加即將于6月30日舉辦的AI X Compute算力基礎設施測試論壇。本次論壇將聚焦AI算力基礎設施的關鍵技術挑戰與創新前沿，圍繞Chiplet先進封裝、高速計算PCIe 6.0/7.0接口技術、112G/224G高速接口等熱點領域展開深度探討。我們榮幸地邀請到來自長電科技、晟聯科及BitifEye的行業專家，共同分享真知灼見。期待您的注冊與蒞臨，讓我們齊聚一堂，共話技術趨勢，攜手推動AI產業的未來發展！

立即注冊

論壇日程

時間 | 演講主題 | 演講嘉賓

13:30-13:50

主題演講——智算基石：從芯片到集群的規模化跨越

Brig Asay，是德科技互聯網基礎設施事業部戰略規劃總監

13:50-14:20

先進封裝中的多物理場挑戰和STCO應對方案

唐彥波，長電科技 芯片性能中心負責人

14:20-14:50

晟聯科 PCIe 6.0：構筑極致穩定、持續領先的算力互聯基石

汪成喜，晟聯科市場總監

14:50-15:35

聯合演講

01. PCIe 6.0 一致性測試深入探討及PCIe 7.0/8.0展望

馬卓凡，是德科技數字解決方案工程師

02. 護航AI算力：為什么 PCIe 6.0 接收器性能至關重要

盧哲偉，BitifEye東亞區市場開發總監

15:35-16:15

AI爆發下的算力突圍：200G/Lane電氣測試全景解析

張曉，是德科技數字解決方案工程師

16:15-17:00

賦能AI算力：高速數字接口(USB4/DP/DDR/MIPI) 測試演進

朱杰昕，是德科技數字解決方案工程師

17:00-17:05

抽獎

演講摘要

左右滑動查看

演講題目

智算基石：從芯片到集群的規模化跨越

演講摘要：我們正站在智能時代的“算力奇點”。繼ChatGPT掀起通用人工智能（AGI）浪潮以來，大模型參數規模正以每年10倍的速度瘋狂演進，從千億邁向萬億乃至十萬億級別。然而，迅速發展的背后是算力供需缺口呈指數級擴大，“算力焦慮”已成為制約AI創新的最大瓶頸。在此背景下，本次演講將聚焦從芯片級別到AI加速卡到集群級別的擴展技術及相關的測試挑戰。

演講題目

先進封裝中的多物理場挑戰和STCO應對

演講摘要：后摩爾時代先進封裝已成為提升系統性能與集成度的關鍵技術路徑之一，其中STCO扮演重要角色。但先進封裝在信號完整性、電源完整性、散熱、翹曲、可靠性等多方面存在不同的挑戰。通過多物理場耦合以及仿真和測試的迭代,為摩爾定律的延續和芯片性能的優化提供堅實的技術支撐。

演講題目

晟聯科 PCIe 6.0：構筑極致穩定、持續領先的算力互聯基石

演講摘要：本次分享將從PCIe協議演進及應用場景切入，剖析PCIe 6.0在AI/HPC領域廣闊的市場前景與迫切需求；重點介紹晟聯科PCIe 6.0 PHY IP的最新進展，依托其在高速SerDes領域扎實的研發能力與成功交付經驗，為算力互聯產品的極致穩定與持續領先提供堅實保障。

演講題目

PCIe 6.0 一致性測試深入探討及PCIe 7.0/8.0展望

演講摘要：即將于 7 月底舉行的 PCI-SIG 第 140 次 Compliance Workshop 將開啟 PCI Express 6.x 設備的首次官方集成商列表測試，標志著 PCIe 6.0 生態進入正式一致性驗證與規模化部署的新階段。本專題將聚焦 PCIe 6.0 一致性測試的關鍵技術與驗證難點，深入解析高速互連測試中的信號完整性、協議一致性及系統級驗證挑戰，并進一步展望 PCIe 7.0/8.0 在持續高速演進過程中，對測試方法、驗證能力和產業生態帶來的新要求。

演講題目

規模化AI：為什么 PCIe 6.0 接收器性能至關重要

演講摘要：為了確保人工智能工作負載的流暢運行，向 PCIe 6.0 (64 GT/s) 的過渡已不再是可選項，而是新的性能基準。在本次 30 分鐘的課程中，我們將深入探討 PAM4 接收器評估的復雜性，解決關鍵的驗證挑戰，并定義穩定接收器性能的要求，以確保您的硬件不會成為瓶頸。了解如何構建一個強大且面向未來的人工智能生態系統。

演講題目

AI爆發下的算力突圍：200G/Lane電氣測試全景解析

演講摘要：為了滿足Ai集群對互連帶寬的極致需求，IEEE802.3dj/UALink 200G/OIF CEI-224G(200G/Lane) IEEE以太網、OIF-CEI和UALink等標準正在從800G向1.6T甚至3.2T快速演進。本專題會重點介紹目前200Gbps/Lane主流標準的演進狀況；針對大于32dB的高損耗鏈路環境，IEEE802.3dj標準引入的全新測試方法學，包括新的抖動指標（如J3U, EOJ, JHRMS）、SNRISI和基于COM(Channel Operating Margin)模型的接收端校準流程等以及是德科技從芯片，到組件再到系統，完整的發送端、接收端電氣性能測試方案。

演講題目

賦能AI算力：高速數字接口 (USB4/DP/DDR/MIPI) 測試演進

演講摘要：隨著數據吞吐量需求的爆發，高速數字總線標準正經歷快速演進，傳輸速率與調制方式的復雜性成倍增加（從 NRZ 向 PAM3/PAM4 演進）。這在提升帶寬效率的同時，也帶來了信噪比下降與設計復雜度劇增的嚴峻物理層挑戰。本次演講將首發介紹跨越70年創新里程碑的是德科技全新一代 Infiniium XR8 示波器。演講將深入解析 USB4/DP/DDR/MIPI 等核心高速接口的最新標準動態，并全面展示 XR8 如何結合先進的自動化合規測試軟件，幫助工程師精準實現眼圖測試、抖動分析以及一站式的發射端（Tx）一致性測試，加速下一代高速數字接口的研發與落地。

嘉賓簡介

左右滑動查看

Brig Asay

是德科技互聯網基礎設施事業部戰略規劃總監

唐彥波

長電科技芯片性能中心負責人

汪成喜

晟聯科市場總監

盧哲偉

BitifEye東亞區市場開發總監

馬卓凡

是德科技數字解決方案工程師

張曉

是德科技數字解決方案工程師

朱杰昕

是德科技解決方案工程師

現場樣機展示

200G/lane 電口測試解決方案

PCIe 6.0/7.0測試解決方案

論壇抽獎

* 活動禮品以實際收到為準。

立即注冊，鎖定專屬席位