今天，華為正式發(fā)表了半導(dǎo)體領(lǐng)域的“韜定律”。這是中國(guó)企業(yè)在全球半導(dǎo)體行業(yè)首次提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則，熱度霸榜。何庭波在2026國(guó)際電路與系統(tǒng)研討會(huì)（上海）上，提出了以"時(shí)間縮微"替代"幾何縮微"的全新半導(dǎo)體演進(jìn)路徑。基于該定律，華為過(guò)去六年已成功設(shè)計(jì)并量產(chǎn)了381款芯片。今年秋季，搭載邏輯折疊技術(shù)的新一代麒麟芯片將正式發(fā)布。預(yù)計(jì)到2031年，基于韜定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。當(dāng)摩爾定律逼近物理極限的今天，華為正在用一條全新的路，重新定義“芯片怎么造”。

圖片

摩爾定律撞上原子墻之后，半導(dǎo)體行業(yè)該怎么走？2026年5月25日，華為正式發(fā)布半導(dǎo)體韜定律，給出了一個(gè)全新的答案：別再盯著“尺寸”死磕了，改去壓縮“時(shí)間”。

何庭波在ISCAS 2026上發(fā)布的“韜定律”，本質(zhì)是用“時(shí)間縮微”替代“幾何縮微”。這不僅是技術(shù)名詞的轉(zhuǎn)換，更可能是改寫行業(yè)游戲規(guī)則的關(guān)鍵轉(zhuǎn)折。

為什么我們急需一個(gè)新定律？

很簡(jiǎn)單，老路走不通了。

摩爾定律指導(dǎo)行業(yè)半個(gè)多世紀(jì)，邏輯很簡(jiǎn)單：晶體管越小 → 性能越強(qiáng) → 成本越低。但現(xiàn)在這套邏輯被物理規(guī)律“卡住了脖子”。

當(dāng)制程逼近2納米、1納米，電子會(huì)像幽靈一樣“穿墻”（量子隧穿效應(yīng)），漏電失控。更現(xiàn)實(shí)的是錢——造一座3nm工廠要花200多億美元，全球玩得起的公司只剩三四家。邊際收益急劇遞減，但AI大模型對(duì)算力的胃口卻呈指數(shù)級(jí)暴漲。

“韜定律”到底革了誰(shuí)的命？

既然橫向的“幾何縮微”走不動(dòng)，何庭波就把思路轉(zhuǎn)向了縱向的“時(shí)間縮微”。

韜定律 vs 摩爾定律

對(duì)比維度

摩爾定律

韜定律

核心思路

幾何縮微（把晶體管做小）

時(shí)間縮微（壓縮信號(hào)傳輸時(shí)延）

技術(shù)路徑

縮小制程節(jié)點(diǎn)

邏輯折疊+降低時(shí)間常數(shù)

首創(chuàng)者

戈登·摩爾（1965年）

華為·何庭波（2026年）

是否逼近極限

已逼近物理極限

尚在探索階段

華為已應(yīng)用

381款芯片成功量產(chǎn)

2031年目標(biāo)

達(dá)到1.4納米制程同等水平

τ是希臘字母，代表信號(hào)在芯片里跑一趟的時(shí)間。信號(hào)跑得越快、路徑越短，芯片性能就越高。華為的核心邏輯是：不縮小晶體管，但通過(guò)壓縮信號(hào)傳播時(shí)延，達(dá)到同樣的性能提升效果。

打個(gè)比方：高峰期堵車，不去拓寬?cǎi)R路（幾何縮微），而是優(yōu)化紅綠燈、設(shè)潮汐車道、修高架橋，讓車“跑得更順”（時(shí)間縮微）。

支撐這套理論的核心技術(shù)，叫“邏輯折疊”。傳統(tǒng)芯片電路是平鋪的，信號(hào)得七拐八繞走遠(yuǎn)路。邏輯折疊像把一張紙折起來(lái)，把平面電路變成“多層樓”，縱向堆疊，物理距離大幅縮短。

這套體系貫穿四個(gè)層級(jí)：

• 器件層：優(yōu)化晶體管電阻電容，打牢地基
• 電路層：用邏輯折疊突破平面限制
• 芯片層：“軟件-架構(gòu)-芯片”全棧協(xié)同，減少無(wú)效計(jì)算
• 系統(tǒng)層：用“靈衢總線”重構(gòu)數(shù)據(jù)通路，減少擁堵

是PPT畫餅還是真能落地？

何庭波顯然有備而來(lái)，直接拋出了實(shí)證數(shù)據(jù)：

381款芯片：過(guò)去六年已基于“韜定律”設(shè)計(jì)并量產(chǎn)381款芯片，覆蓋通信、終端、車載等領(lǐng)域。這是實(shí)實(shí)在在的產(chǎn)品背書。

麒麟新芯片：2026年秋季發(fā)布的新一代麒麟手機(jī)芯片，將首次完整采用邏輯折疊技術(shù)，從單層變雙層，實(shí)現(xiàn)性能躍升。

1.4納米目標(biāo)：預(yù)計(jì)到2031年，基于“韜定律”的高端芯片，晶體管密度將達(dá)到1.4納米制程同等水平。如果真能繞過(guò)極紫外光刻機(jī)實(shí)現(xiàn)等效1.4nm，制裁的“卡脖子”效果將大打折扣。

全球半導(dǎo)體的“立體狂歡”

華為不是一個(gè)人在戰(zhàn)斗。“韜定律”與全球產(chǎn)業(yè)從“平面”走向“立體”的趨勢(shì)高度吻合。

先進(jìn)封裝：臺(tái)積電CoWoS等2.5D/3D封裝，把GPU和HBM內(nèi)存緊貼在一起傳輸，產(chǎn)能供不應(yīng)求。

Chiplet芯粒：把大芯片拆成小芯粒，用最優(yōu)制程分別制造再“拼”回去。這對(duì)國(guó)內(nèi)廠商意義重大——核心模塊用先進(jìn)制程，非核心用成熟制程，用系統(tǒng)性能換單點(diǎn)工藝的不足。

混合鍵合：讓芯片間直接“原子接觸”連接，互連密度提升一個(gè)數(shù)量級(jí)。三星、SK海力士已在HBM4上布局。

硅光互連：用光代替電傳輸數(shù)據(jù)，臺(tái)積電已啟動(dòng)200Gbps硅光微環(huán)調(diào)制器量產(chǎn)，能效提升4倍、延遲降低10倍。

全球半導(dǎo)體產(chǎn)業(yè)正從“死磕制程”轉(zhuǎn)向“系統(tǒng)優(yōu)化”的寬賽道。何庭波說(shuō)得直白：“我們的解決方案走得通，走得遠(yuǎn)。新芯片的性能完全可以持續(xù)對(duì)標(biāo)另外一條路徑。”

繞開EUV封鎖，重構(gòu)芯片設(shè)計(jì)哲學(xué)，還能對(duì)標(biāo)全球最先進(jìn)工藝——這無(wú)疑是半導(dǎo)體行業(yè)近年來(lái)最值得凝視的一次換道超車。從摩爾到韜律，從空間到時(shí)間，一場(chǎng)靜悄悄的范式革命，已然拉開大幕。