北京
出品|圓維度
5月25日，上海。華為公司董事、半導體業務部總裁何庭波在國際電路與系統研討會（ISCAS 2026）上，正式發表了一個名為“韜（τ）定律”的半導體新原則。這一發布立刻攪動了整個行業。華為宣布，即便在被切斷極紫外光刻機（EUV）供應的情況下，到2031年其芯片的晶體管密度預計將達到等效1.4納米制程的同等水平。這不僅是一家公司在技術路線上的豪賭，更是中國半導體產業在技術封鎖下，對生存法則的一次重寫。
何庭波提出的“韜定律”，核心思路是思路的徹底轉換：用“時間縮微”替代傳統摩爾定律依賴的“幾何縮微”。簡單來說，既然無法依賴ASML最先進的EUV光刻機在物理尺寸上繼續微縮晶體管，那就轉而系統性降低芯片內部信號傳播的時間常數τ，并運用“邏輯折疊”等架構創新來壓縮信號時延，從而在不縮小物理尺寸的情況下，等效地提升芯片性能。在過去六年里，華為已經基于這套思路完成設計并量產了381款芯片，今年秋季即將面世的新麒麟手機芯片，將首次完整搭載這項邏輯折疊技術。何庭波對此直言：“我們取得了一系列僅靠先進制程工藝難以取得的進步。”
把華為的目標放置于行業坐標中，才能看清其分量。目前，臺積電的1.4納米制程（A14）計劃在2028年進入大規模量產，目標客戶直指蘋果等巨頭。而現實差距在于，中國大陸最先進的代工廠中芯國際，其已實現的7納米工藝，大致相當于臺積電2019年的水平，兩者在尖端制程上存在約七年的差距。業界長期以來的共識是，ASML壟斷的EUV光刻機是5納米及以下先進制程的必需品。在美國持續的出口管制下，中國無法獲得此類最尖端的設備。因此，華為若能在2031年以非EUV路線達到全球前沿的1.4納米級別，將徹底改寫自2020年以來在中國業界蔓延的“卡脖子”悲觀敘事。
然而，一份光明的路線圖背后，挑戰與質疑同樣存在。華為在會上并未提供達成該目標的獨立性能數據與細節，實現大規模量產依然要依賴中國本土供應鏈在核心設備、材料（如高端光刻膠）上的群體突圍。不過，對于資本市場的投資者而言，華為此舉首次清晰勾勒出了中國半導體在后摩爾時代的戰略路徑，更是展現了即便被切斷最先進設備供應，中國企業依然有能力通過架構創新向技術前沿發起沖擊的決心。
“未來一定屬于開放合作。”何庭波在發言中傳遞出開放的姿態。毫無疑問，“韜定律”的提出標志著中國半導體開始從“跟隨者”向“規則制定者”轉型。但這究竟是中國芯片產業真正開啟非對稱超越的起點，還是在重壓下的一場孤獨求索？答案或許要到2031年才能揭曉。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
