5月25日消息，在上海舉行的2026國(guó)際電路與系統(tǒng)研討會(huì)上，華為正式提出“韜（τ）定律”，這是中國(guó)首次在全球半導(dǎo)體領(lǐng)域提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新規(guī)則，目標(biāo)2031年實(shí)現(xiàn)1.4納米等效性能。消息一出，半導(dǎo)體市場(chǎng)徹底沸騰，中國(guó)半導(dǎo)體有望迎來(lái)估值重構(gòu)。

盤面數(shù)據(jù)顯示，華虹公司暴漲20%強(qiáng)勢(shì)漲停，中芯國(guó)際一度漲停，歷史罕見；上海新陽(yáng)、揚(yáng)杰科技等紛紛漲超10%；長(zhǎng)電科技、通富微電、華天科技、晶方科技10cm強(qiáng)勢(shì)漲停。

在過(guò)去，摩爾定律幾乎是全球半導(dǎo)體的 “金科玉律”，核心就是通過(guò)幾何收縮提升性能，晶體管越來(lái)越小，單位面積集成度越來(lái)越高，關(guān)鍵依賴是EUV光刻機(jī)、先進(jìn)制程工藝、晶圓制造能力。

但是，現(xiàn)在的問(wèn)題是，晶體管尺寸小到只有幾十個(gè)原子的寬度；隨著晶體管微縮技術(shù)逼近物理極限，摩爾定律的驅(qū)動(dòng)力明顯減弱。行業(yè)開始轉(zhuǎn)向全新的芯片架構(gòu)、3D封裝、Chiplet（芯粒）等技術(shù)，以繼續(xù)提升晶體管密度與芯片性能。

而華為韜定律不再追求“把芯片做的更小”，而是把讓“數(shù)據(jù)跑得更近”，目標(biāo)是以系統(tǒng)性降低時(shí)間常數(shù)τ為核心，通過(guò)邏輯折疊（Logic Folding）等技術(shù)，持續(xù)壓縮芯片內(nèi)部的信號(hào)傳播時(shí)延，從而不斷提升晶體管密度，實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)。

核心邏輯是： 通過(guò)邏輯折疊、3D堆疊、高密度互連等技術(shù)，縮短信號(hào)傳輸距離，降低系統(tǒng)延遲，從而提升整體性能。這也意味著，未來(lái)芯片競(jìng)爭(zhēng)可能不再只是先進(jìn)制程的競(jìng)爭(zhēng)，而是先進(jìn)封裝、EDA、材料、設(shè)備、高速互連和AI算力生態(tài)的綜合競(jìng)爭(zhēng)。

在此次主旨演講中，何庭波講解了華為如何把韜(τ)定律應(yīng)用到智能手機(jī)和AI計(jì)算領(lǐng)域的實(shí)踐。基于韜(τ)定律，華為已設(shè)計(jì)并量產(chǎn)了381款芯片。其中，將于2026年秋季面世的麒麟芯片，率先采用了邏輯折疊技術(shù)，性能大幅提升。預(yù)計(jì)到2031年，基于韜(τ)定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。

根據(jù)韜定律，先進(jìn)封裝、半導(dǎo)體設(shè)備、半導(dǎo)體材料、EDA與IP，PCB與高速互連、AI算力基礎(chǔ)設(shè)施都將帶來(lái)產(chǎn)業(yè)發(fā)展機(jī)遇。以封測(cè)為例，以前，封測(cè)是產(chǎn)業(yè)鏈末端的代工環(huán)節(jié)，壁壘低，溢價(jià)弱。在韜定律之下，邏輯折疊和三維堆疊，高度依賴混合鍵合、TSV硅通孔這些先進(jìn)封裝技術(shù)，封測(cè)環(huán)節(jié)被前置了，它要深度參與芯片架構(gòu)設(shè)計(jì)、路徑規(guī)劃、系統(tǒng)集成。

在韜定律之下，誰(shuí)將受益？晶圓代工雙雄中芯和華虹，今日幾乎都20cm漲停，以前估值往7nm看，如今可以撕掉7nm的局限了，估值有望重構(gòu)；其他EDA龍頭比如華大九天、IP龍頭芯原股份業(yè)務(wù)空間也打開了；封測(cè)則從此前的代工進(jìn)化到可以深度參與芯片設(shè)計(jì)、系統(tǒng)集成；還有上游設(shè)備，三維堆疊對(duì)高深寬比刻蝕、薄膜沉積、檢測(cè)量測(cè)、低溫鍵合等設(shè)備的需求大幅增加。

正如格隆匯所說(shuō)，韜定律=摩爾定律的中國(guó)解法，同時(shí)也是中國(guó)半導(dǎo)體產(chǎn)業(yè)鏈的價(jià)值重估催化劑。所以，中國(guó)半導(dǎo)體的deepseek時(shí)刻又要來(lái)了嗎？

溫馨提醒：本文綜合自方正證券、格隆匯、金石雜談，本文內(nèi)容只做溝通交流，不構(gòu)成投資建議，因此帶來(lái)的投資損失，輕自行承擔(dān)。