芯片領域迎來重大突破：南京大學攜手華為等科研力量，在厚度僅為0.6納米的原子級薄層材料上成功研制出代號為“夢啟（MAGIC）-1000”的新型微處理器。

該芯片將非硅基二維材料芯片的單位面積晶體管集成數量推高至原有水平的14倍，同時為二維集成電路從實驗室驗證邁向規模化制造開辟了一條可復制、可擴展的技術通路。

硅基芯片逼近物理極限，二維材料站上舞臺中央

回溯過去半個多世紀，通信終端由笨重的語音設備演變為兼具圖像識別、實時翻譯與大模型推理能力的智能終端，其底層驅動力正是硅基芯片持續迭代與摩爾定律的長期兌現。

但當前硅基技術已顯疲態——當晶體管工藝推進至2納米節點時，溝道區域僅容納數十個原子，量子隧穿效應顯著增強，漏電流激增、熱密度攀升，性能提升遭遇難以逾越的物理天花板。

不少用戶都有切身體會：清晨離家未帶充電線，午后電量便驟降至警戒線；運行一款中等畫質手游，機身迅速升溫至45℃以上；嘗試在本地加載輕量AI模型，響應延遲長達數分鐘。這些日常困擾，本質上是硅基架構在應對指數級增長的算力需求與嚴苛能效約束時所暴露出的根本性局限。

全球科研界早已啟動替代方案探索，其中二維半導體因其本征結構優勢，被公認為最具產業化前景的新一代電子材料體系。

以二硫化鉬（MoS?）為代表的典型二維半導體，天然具備單原子層厚度特性，載流子輸運路徑高度受限，散射事件大幅減少，開關比優異、亞閾值擺幅逼近理論極限，功耗表現遠超傳統體硅溝道器件。

正因如此，國際器件與系統路線圖（IRDS）已將其列為后摩爾時代核心候選材料；臺積電、英特爾、比利時微電子中心（IMEC）等頭部機構近年密集加碼該方向專利布局與中試線建設，技術競賽全面提速。

15年磨一劍，產學研聯手攻克全流程難題

盡管二維半導體基礎研究已持續十余年，但此前多數成果仍局限于原理性演示，集成規模普遍偏低——每平方毫米晶體管數量不足千顆，僅能完成極低速的串行邏輯運算，距離實用化存在巨大鴻溝。

制約二維芯片工程化的瓶頸集中體現為三大挑戰：其一，材料敏感度極高，原子級平整表面若沾染單個塵粒或存在局部晶格畸變，器件電學參數即發生數量級波動；其二，電路設計范式亟待重構，現有CMOS雙極互補架構依賴n型與p型晶體管協同工作，而二維半導體目前僅能穩定制備高性能n型場效應晶體管；其三，熱預算窗口極窄，常規金屬互連所需的高溫退火與等離子刻蝕過程極易導致二維溝道不可逆損傷。

此次南大聯合蘇州國家實驗室及華為組建攻關團隊，歷經十五年系統性攻堅，構建起覆蓋材料合成、器件構筑、電路設計到系統集成的全鏈條自主技術體系，提出跨尺度協同優化新范式。

在材料制備端，團隊自主研發晶圓級二硫化鉬單晶外延生長與無損轉移工藝，實現閾值電壓標準差控制在±30毫伏以內，器件參數均勻性達業界領先水平；在單元設計端，針對單極型導電特性，首創“三行式”標準單元排布架構，在同等版圖面積下晶體管封裝密度提升近40%；在邏輯綜合環節，開發基于噪聲容限建模的良率導向綜合工具，顯著提升電路魯棒性與成品率。

在互連集成層面，創新采用“前道晶圓廠制程+后道實驗室集成”的混合制造路徑：先利用成熟硅基產線完成介質層與底層金屬布線，再于潔凈實驗室環境中精準定位沉積二維晶體管，既規避高溫工藝對溝道的破壞，又兼顧互連電阻、寄生電容與量產成本的多重目標。

依托該技術體系，團隊將二硫化鉬環形振蕩器級數由國際公開紀錄的11級躍升至101級，實測最高振蕩頻率達105 MHz，單級門延遲壓縮至47.1 ps，器件批次間參數離散度低于8.2%，展現出卓越的工藝可控性。

基于0.5微米工業兼容制程，團隊在僅1.2平方毫米的有效芯片區域內成功集成1433個功能完備的二硫化鉬晶體管，最終流片出“夢啟-1000”微處理器原型。

該芯片采用RISC-V精簡指令集架構，晶體管密度達9336個/平方毫米，較此前國際同類器件提升整整一個數量級，性能指標已接近同節點成熟硅基工藝水平。

尤為關鍵的是，“夢啟-1000”首次在二維芯片中實現了全集成式片上寄存器堆，數據讀寫完全在芯片內部閉環完成，徹底擺脫對外部緩存的依賴，支撐多比特并行運算架構落地，實測最高工作主頻達43 kHz。

值得關注的是，二維半導體賽道正呈現加速競跑態勢。2025年4月，復旦大學科研團隊宣布全球首顆32位RISC-V架構二維半導體微處理器“無極”研制成功，集成晶體管總數達5900顆，標志著我國在該領域已形成多點突破、梯次推進的良好格局。

從復旦“無極”到南大“夢啟”，中國科研力量在二維半導體這條戰略新賽道上的自主創新節奏明顯加快，技術積累正由點狀突破轉向體系化躍升。

不止一顆芯片，二維半導體正在走出自己的路

就在“夢啟-1000”成果正式對外發布前一日——2026年5月25日，華為何庭波博士在IEEE國際固態電路會議（ISSCC）主旨報告中首次提出“韜定律”（Tao’s Law）。

該定律主張以“時間維度微縮”替代傳統“幾何尺寸微縮”，強調通過系統性壓縮信號傳播延遲、降低互連RC常數、優化時序收斂路徑等方式持續釋放芯片性能潛力，而非一味追求晶體管物理尺寸縮小。

這一理念與二維半導體的天然優勢形成深度共振：前者為性能演進提供了新方法論，后者則從材料本征層面拓展了物理微縮的可行空間。

二者協同作用，實質上構建起后摩爾時代“雙軌并進”的技術演進范式——一條聚焦材料革新驅動的物理尺度延伸，另一條錨定系統架構優化引領的時間效率躍遷。

回歸“夢啟-1000”本身，其里程碑意義不僅在于創下14倍集成密度提升的數據記錄，更在于首次驗證了二維半導體與現有8英寸/12英寸硅基晶圓產線的高度兼容性。

過往二維芯片研發常陷入“論文很美、產線難進”的困局，而本次采用的混合集成路徑，使超過70%的工藝步驟可直接復用既有硅基產線設備與流程，僅在晶體管有源區構筑等關鍵環節引入實驗室特有工藝模塊。

此舉大幅降低了技術轉化門檻與產線適配成本，為后續向三維異質集成、邊緣智能協處理器、超低功耗物聯網終端等場景規模化滲透奠定了堅實基礎。

它的真正價值，遠不止于一個驚人的倍數增長，而在于以工程實踐方式宣告：二維芯片已跨越“能否做成”的原理驗證階段，正式邁入“如何量產”的產業化攻堅期。

站在終端用戶視角，這項技術一旦實現大規模商用，將帶來直觀體驗升級：智能手機續航時間有望延長40%以上；高負載場景機身表面溫度可下降12℃以上；本地端側AI大模型推理延遲將壓縮至百毫秒級，真正實現“所想即所得”的無縫交互。

未來，出門無需反復確認充電寶是否滿電，長時間游戲不再伴隨機身灼熱感，搭載百億參數級語言模型的手機將成為現實。

各位讀者朋友怎么看？二維半導體是否真有能力接棒摩爾定律，成為下一代信息基礎設施的核心載體？華為提前卡位該技術高地，又將對中國乃至全球半導體產業格局產生怎樣的深遠影響？歡迎在評論區分享您的見解與期待。

信息來源：