公眾號記得加星標(biāo)??，第一時(shí)間看推送不會錯(cuò)過。

有一個(gè)穩(wěn)定的鼓點(diǎn)在過去五十多年里一直推動著技術(shù)領(lǐng)域向前發(fā)展，那就是摩爾定律。它之所以被稱為摩爾定律，是因?yàn)樗怯捎⑻貭柕穆?lián)合創(chuàng)始人戈登·摩爾（Gordon Moore）早在1965年提出的，盡管它并不是什么自然法則，而是一個(gè)最終實(shí)現(xiàn)了的行業(yè)預(yù)言。根據(jù)這一定律，硅芯片中的晶體管數(shù)量每兩年就會翻一倍，從而帶來計(jì)算能力的提升和相應(yīng)價(jià)格的下降。

然而，如今那個(gè)鼓點(diǎn)聽起來正變得越來越微弱。隨著半導(dǎo)體制造廠商在工藝節(jié)點(diǎn)上冒險(xiǎn)邁進(jìn)3納米和2納米的領(lǐng)域，他們正開始觸及原子物理學(xué)所設(shè)定的極限。我們現(xiàn)在面臨的問題不再是工程學(xué)問題——而是物理學(xué)問題。

也許更重要的是，它打破了設(shè)計(jì)半導(dǎo)體的財(cái)務(wù)框架。制造將所有組件都生產(chǎn)在一條連續(xù)硅片上的巨大單體（Monolithic）芯片，在經(jīng)濟(jì)上已經(jīng)變得不可行。

為了推動行業(yè)進(jìn)一步發(fā)展，芯片制造商不得不徹底革新處理器的架構(gòu)。他們想出的解決方案是一項(xiàng)絕妙的創(chuàng)新，它威脅（顛覆）了我們所知道的關(guān)于硬件工程的一切：晶粒（Chiplet，亦稱小芯片）。半導(dǎo)體的未來不再基于單一的芯片，而是基于多個(gè)像樂高積木一樣的碎片。

單體硅片四壁合圍（面臨絕境）

要真正理解為什么整個(gè)半導(dǎo)體行業(yè)都在轉(zhuǎn)向晶粒（Chiplet），你必須看看制造傳統(tǒng)芯片的物理和財(cái)務(wù)障礙。

多年來，基準(zhǔn)處理器設(shè)計(jì)的哲學(xué)一直是片上系統(tǒng)（SoC）。在這里，處理核心、圖形處理單元、內(nèi)存控制單元和輸入/輸出接口都制造在單塊巨大的芯片上。在晶體管體積更大、制造成本更低的時(shí)代，這樣做當(dāng)然非常有意義。各部件彼此非常接近，從而實(shí)現(xiàn)了零數(shù)據(jù)傳輸時(shí)間。

但隨著人工智能、模擬和巨大數(shù)據(jù)中心推動對計(jì)算能力的需求激增，芯片設(shè)計(jì)師試圖在那些微小的硅片上塞入更多東西。其結(jié)果是芯片體積在物理上變得越來越大，直到達(dá)到了所謂的“光罩極限”（reticle limit）。

不完美帶來的經(jīng)濟(jì)學(xué)

即使光刻機(jī)能夠印刷更大的芯片，由于制造良率的作用方式，這樣做的經(jīng)濟(jì)后果也是災(zāi)難性的。

然而，硅晶圓在生產(chǎn)出來時(shí)絕不可能是毫無瑕疵的。在極其復(fù)雜的制造過程中，缺陷勢必會出現(xiàn)。在這臺巨大的、單體計(jì)算機(jī)的任何一點(diǎn)上如果出現(xiàn)任何塵埃顆?；蛉魏纹渌灰?guī)則性，整臺計(jì)算機(jī)就會變得毫無用處。隨著計(jì)算機(jī)體積變得更大，出現(xiàn)缺陷的概率也會增加。而一旦你開始丟棄大量昂貴的3納米硅片，凈利潤就會成為過去式。

其次，制造一臺尖端的單體計(jì)算機(jī)需要數(shù)十億美元的研發(fā)和測試費(fèi)用。你別無選擇，只能完全使用最先進(jìn)、因此也最昂貴的工藝之一來制造這臺計(jì)算機(jī)。

晶粒策略：分而治之

而這正是晶粒（Chiplet）概念前來解救的地方。工程師們不再在一個(gè)芯片上構(gòu)建一個(gè)龐大且完美無瑕的系統(tǒng)，而是將處理器分割成不同的功能單元。計(jì)算邏輯占用一個(gè)微小的晶粒。內(nèi)存控制器占用另一個(gè)，圖形處理單元再占用一個(gè)。所有這些芯片都是單獨(dú)制造的，然后被巧妙地組裝成一個(gè)單一的處理器。

這種工程設(shè)計(jì)戲劇性地扭轉(zhuǎn)了芯片制造的經(jīng)濟(jì)學(xué)。通過減小裸片（die）的物理尺寸，令人恐懼的缺陷率下降到幾乎為零。如果某個(gè)微小的錯(cuò)誤破壞了其中一個(gè)芯片，你所做的只是簡單地把那個(gè)微不足道的碎片扔掉，而不是一個(gè)價(jià)值千美元的完整處理器。你的制造產(chǎn)量呈指數(shù)級增長，使你的芯片制造變得更便宜。

異質(zhì)集成的力量

這種芯片架構(gòu)最大的好處，也許就是工程界所說的“異質(zhì)集成”（heterogeneous integration）。

設(shè)計(jì)芯片的傳統(tǒng)方法意味著所有元件必須使用完全相同的技術(shù)來制造。因此，如果你打算使用最新、快速的3納米節(jié)點(diǎn)來制造你的核心處理器，那么你的USB控制器和模擬部分也必須使用完全相同的3納米節(jié)點(diǎn)來設(shè)計(jì)。

晶粒為這個(gè)問題提供了一個(gè)解決方案，使公司能夠進(jìn)行挑選。一家公司可以使用臺積電最先進(jìn)的3納米工藝來制造其高速處理核心，以實(shí)現(xiàn)最高速度。與此同時(shí)，它可以使用更成熟且便宜的工藝（如12納米或14納米）來制造內(nèi)存控制器和網(wǎng)絡(luò)接口芯片。當(dāng)這些部件組合成一個(gè)單一系統(tǒng)時(shí)，它們能提供與集成芯片相同的性能，但成本要低得多。

先進(jìn)封裝：將其粘合在一起的膠水

你不能只是把一堆小芯片扔到綠色玻璃纖維電路板上，并期望它們表現(xiàn)得像一臺統(tǒng)一的超級計(jì)算機(jī)。處理器依賴于在不到一納秒的時(shí)間內(nèi)在其內(nèi)部組件之間傳輸數(shù)吉字節(jié)（GB）的數(shù)據(jù)。如果兩個(gè)晶粒之間的連接很慢，整個(gè)系統(tǒng)就會窒息。

晶粒革命的成功完全建立在先進(jìn)封裝的肩膀上——這是一種極其復(fù)雜的工程技術(shù)，需要將這些獨(dú)立的裸片如此緊密地連接在一起，以至于計(jì)算機(jī)的軟件無法分辨出它們是獨(dú)立的硬件碎片。

硬件工程師正在利用幾種主要技術(shù)來縮小這一差距：

• 硅中介層（2.5D封裝）： 與用于承載晶粒的傳統(tǒng)有機(jī)基板相比，這些微小的裸片可以并排放置在硅基板上方，該基板被稱為中介層（interposer）。這種中介層無非是一個(gè)由數(shù)萬個(gè)密集連接組成的微型高速公路，它允許晶粒以驚人的帶寬和極低的延遲相互連接。

• 通硅孔（TSV）： 為了在垂直方向上傳輸數(shù)據(jù)，采用了通硅孔。它們代表了穿透硅中介層鉆出的極小孔洞，然后填充導(dǎo)電金屬，功能幾乎就像信號的垂直電梯。

• 垂直堆疊（3D封裝）： 先進(jìn)封裝的最高水平涉及將晶粒在垂直方向上相互堆疊。將兩個(gè)晶粒的活性層鍵合在一起，允許數(shù)據(jù)在幾微米之內(nèi)以非?？焖偾腋吣苄У姆绞綇囊粋€(gè)晶粒傳輸?shù)搅硪粋€(gè)晶粒。

通用芯片接口通道（UCIe）

為了讓晶粒實(shí)現(xiàn)其終極承諾，它們不能被鎖在封閉的花園（生態(tài)壁壘）之內(nèi)。

在這種轉(zhuǎn)變的早期，像AMD和英特爾這樣的公司構(gòu)建了多芯片架構(gòu)，但它們使用的是自己專有的互連技術(shù)。一個(gè)AMD的計(jì)算晶粒只能與一個(gè)AMD的內(nèi)存晶粒對話。

然而，最終科技界意識到，為了讓這場革命發(fā)生，必須有一種通用的格式。這意味著制造出來的計(jì)算機(jī)將使用類似于音響運(yùn)行方式的技術(shù)：從AMD獲取CPU，從英偉達(dá)獲取GPU，從初創(chuàng)公司獲取人工智能加速器，并將所有這些打包在單個(gè)硅片單元中。

這個(gè)想法由科技界幾家最杰出的組織付諸實(shí)施，其中包括英特爾、AMD、ARM、臺積電和三星等宿敵，共同創(chuàng)建了通用芯片接口通道（UCIe）。

前方的路障

盡管晶粒設(shè)計(jì)解決了摩爾定律帶來的物理限制，但這項(xiàng)技術(shù)絕不是一個(gè)魔法解決方案。晶粒設(shè)計(jì)創(chuàng)造了新的問題，需要硬件和軟件工程師去解決。

熱量問題代表了與該技術(shù)相關(guān)的主要挑戰(zhàn)之一。事實(shí)是，當(dāng)許多高性能裸片極其緊密地放置在單個(gè)封裝中時(shí)，特別是在三維封裝的垂直情況下，會產(chǎn)生極端的紅外熱點(diǎn)（過熱區(qū)域）。這種堆疊中底部的裸片會產(chǎn)生大量的熱量，這些熱量會直接向上進(jìn)入頂部裸片的邏輯核心。

電力交付同樣具有挑戰(zhàn)性。通過硅中介層引導(dǎo)干凈、穩(wěn)定的電力以觸及多個(gè)獨(dú)立的裸片，同時(shí)不產(chǎn)生電壓降或引起電磁干擾，需要極其復(fù)雜的基板設(shè)計(jì)。

最后，是軟件方面。即使你使用非常高端的方法封裝了這些組件，兩者之間的通信所花費(fèi)的時(shí)間，也會比在單個(gè)硅片內(nèi)進(jìn)行所花費(fèi)的時(shí)間稍微多一點(diǎn)。軟件需要非常聰明地重新編寫，以理解硬件的物理布局。如果你反復(fù)要求某個(gè)晶粒內(nèi)的特定處理器核心從位于另一個(gè)晶粒內(nèi)的內(nèi)存單元中獲取某些信息，你最終會制造一個(gè)主要的瓶頸。

決定性的基準(zhǔn)

完全依賴將晶體管變小來制造更好計(jì)算機(jī)的時(shí)代已經(jīng)結(jié)束了。先進(jìn)光刻技術(shù)的物理和經(jīng)濟(jì)現(xiàn)實(shí)已經(jīng)迫使該行業(yè)發(fā)生演變，從而引發(fā)了計(jì)算機(jī)歷史上最令人興奮的架構(gòu)轉(zhuǎn)變之一。

將龐大、難以管理的片上系統(tǒng)（SoC）碎片化為微小、專門的裸片，正允許半導(dǎo)體制造商繞過光罩極限、最大化制造良率，并削減伴隨設(shè)計(jì)硬件而來的高昂費(fèi)用。先進(jìn)封裝的使用（它將通信帶寬限制縮減到幾乎為零）與UCIe等標(biāo)準(zhǔn)所培育的合作相結(jié)合，講述了這個(gè)故事。

即將到來的超級計(jì)算機(jī)、AI加速器和消費(fèi)級產(chǎn)品浪潮將不再圍繞大塊硅片構(gòu)建。它們將圍繞復(fù)雜、精心設(shè)計(jì)的晶粒（Chiplet）系統(tǒng)構(gòu)建。這不再僅僅是一個(gè)有效的妥協(xié)；這就是前進(jìn)的方向。

https://www.bisinfotech.com/chiplets-the-future-of-semiconductor-design/

（來源：bisinfotech ）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4430內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦