公眾號記得加星標??，第一時間看推送不會錯過。

下一代人工智能和高性能計算 (HPC) 解決方案的領導者 NextSilicon 今日宣布，計劃將其 Arbel RISC-V 內核產品化，推出 64 核和 128 核的企業級處理器，旨在為智能體工具提供超高速性能，預計將于 2028 年初上市。繼 10 月份的預覽之后，該公司現在分享了更多技術細節以及根據早期客戶和合作伙伴反饋制定的路線圖。此次發布恰逢 NextSilicon 在 RISC-V 峰會上發表演講。

NextSilicon 從零開始設計 Arbel，以滿足人工智能基礎設施和高性能計算的性能需求。從測試芯片到量產路線圖的轉變，是基于客戶和合作伙伴的芯片評估，其中包括高性能計算項目負責人、人工智能基礎設施架構師和數據中心運營商。他們的反饋驗證了 Arbel 的關鍵性能屬性，并正在影響 64 核量產處理器的需求和架構決策。

Arbel 的誕生源于 NextSilicon 需要一個能夠跟上系統其他部分運行速度的核心。該公司最初將其設計為 Maverick-2 加速器平臺內的控制處理器，負責處理數據流引擎無法并行化的串行邏輯和數據傳輸。該生產部署成為了驗證平臺性能的試驗場：核心必須在實際工作負載條件下運行，而不僅僅是通過基準測試套件。

NextSilicon 使用臺積電的 5 納米工藝制造了一顆獨立的 Arbel 測試芯片，以在加速器環境之外，作為一個完整的評估系統來驗證該架構。結果證實了 Maverick-2 部署已經證明的結論。一個 10 級寬的指令發射流水線和一個 480 項重排序緩沖區，在退役時每個周期最多可執行 16 條標量指令。四個 128 位向量單元處理數據并行工作負載，包括 AI 推理。時鐘頻率最高可達 2.5 GHz。標準的 CHI 互連和對 Linux 操作系統的全面支持，使該核心成為服務器和高性能計算 (HPC) 系統評估的理想選擇。

客戶和合作伙伴對測試芯片的評估驗證了這些性能特征，并確定了量產處理器的要求。這些反饋促使我們決定將 Arbel 產品化為一款獨立的 64 核服務器芯片，詳情將在下一節中介紹。

量產處理器將 Arbel 架構擴展到 64/128 個高性能核心，目標工作頻率為 3.4 GHz，并采用更先進的工藝節點，以滿足生產數據中心和高性能計算 (HPC) 部署的能效和密度要求。核心架構保留了測試芯片的標志性特征，包括 TAGE 分支預測器，其預測精度可與領先的 x86 和 Arm 服務器實現相媲美。

該芯片旨在滿足兩種互補的部署需求。作為一款獨立的企業級服務器處理器，它為企業提供了一種高性能的 RISC-V 替代方案，旨在減少 ISA 許可限制和對第三方供應商產品路線圖的長期依賴。作為 NextSilicon Maverick 加速器平臺的主機處理器，Arbel 負責異構 AI 和 HPC 部署的系統編排和數據遷移。這兩項功能均完全符合 RVA23 標準，并支持標準 Linux 發行版。

“智能 AI 正在改變游戲規則。未來不僅僅是更多的加速器，而是更智能、更強大的 CPU，擁有更少但更強大的核心。我們早期客戶和合作伙伴的反饋非常明確：該架構性能卓越，他們希望看到它在生產規模上的應用。”NextSilicon 首席執行官兼聯合創始人 Elad Raz 表示。“我們開發 Arbel 的原因是，智能 AI 改變了 CPU 的職責。隨著 AI 代理調用更多工具、觸發更多代碼、編排更多服務并處理更復雜的工作流程，CPU 不再是可有可無的環節。它需要運行速度快、響應迅速，并確保整個系統持續運轉。”

在開發 Arbel 時，NextSilicon 從工作負載需求出發，而不是從現有架構的限制出發。最終成果是一款專為下一代人工智能和高性能計算系統設計的CPU，它基于開放的指令集架構（ISA），賦予客戶更大的控制權。

“RISC-V是面向未來人工智能、數據中心和高性能計算工作負載最具吸引力的架構，”RISC-V國際首席執行官Andrea Gallo表示，“我們很高興看到Maverick-2加速器和Arbel測試芯片的創新和成功，并期待未來的發展，包括符合RVA23標準?！?/p>

RISC-V 已從學術架構躍升為可行的企業級平臺。隨著生態系統標準的日趨成熟，軟件供應商擁有了越來越穩定、一致的構建和認證目標——這與推動 x86 和 Arm 在數據中心廣泛應用的基礎類似。主流 Linux 發行版、編譯器工具鏈和系統軟件現在都原生支持 RISC-V，并得到了 Canonical、Red Hat 和 NVIDIA 等生態系統的支持。RISC-V 市場的數據中心和高性能計算 (HPC) 部分預計將在 2025 年至 2034 年間以 33.1% 的復合年增長率增長，規模超過 2000 億美元。

目前存在的差距在于性能上限。HPC 和 AI 工作負載是混合型的。它們需要大規模并行處理計算密集型部分，同時還需要串行控制邏輯來決定整個系統的吞吐量上限。智能體 AI 編碼平臺正是這種架構不匹配的一個快速增長的例子。與可以擴展到數千個 GPU 核心的訓練工作負載不同，智能體編碼任務運行的是本質上串行的自主推理循環：解析代碼上下文、評估備選方案、生成并驗證輸出。

這些工作流程需要緊湊型核心提供強大的單線程性能以及用于推理的集成加速，而不是專為云多租戶調度設計的寬廣的通用服務器核心。隨著智能體工作負載從開發者工具擴展到企業基礎設施，云 CPU 的設計目標與這些工作負載的實際需求之間的差距將會越來越大。這種串行路徑需要的是一款專為最大單線程執行速度而設計的 CPU，而不是一個需要管理系統開銷的通用核心。現有的 RISC-V 處理器都沒有將此特定需求作為主要設計約束。Arbel 處理器做到了。

Arbel 生產版處理器預計將于 2028 年第一季度發布。NextSilicon 目前正與符合條件的客戶接洽，進行早期訪問洽談和持續的產品路線圖合作。正在評估 RISC-V 基礎設施以用于高性能計算 (HPC) 或人工智能 (AI) 應用的組織可以聯系 NextSilicon，討論工作負載需求和相關選項。

Akeana流片性能最高的 RVA23芯片

2025 年 12 月 Alpine 芯片的流片是一個重要的里程碑——不僅對 Akeana 而言意義非凡，對整個 RISC-V 生態系統來說也意義重大，因為 RISC-V 生態系統迫切需要 RVA23 兼容的高性能芯片來進行軟件開發。我們與 SoC 開發合作伙伴緊密合作，成功流片了性能最高的 RVA23 兼容服務器級 SoC。正如我們將在下文詳述的，Alpine 芯片有助于 Akeana 實現其價值主張，并提供世界一流的軟件開發平臺。

Alpine 于 2025 年 10 月的RISC-V 峰會上發布。Akeana 開發了一種獨特的、可定制的 RISC-V IP 平臺，涵蓋了從低端到高端內核的整個性能范圍。這種靈活的方法對于充分發揮開放可擴展的 RISC-V 指令集架構 (ISA) 的價值至關重要。它也是 Akeana 的效率倍增器，使這家小型初創公司能夠將涵蓋 ARM 路線圖的完整內核產品組合推向市場。Alpine 展示了這種方法的強大之處，其 IP 涵蓋了 Akeana 的整個產品組合。獨特的靈活設計平臺也需要配套的驗證方法和系統。Akeana 開發了一種24×7 全天候驗證解決方案，該方案已在 Akeana IP 產品組合的多種配置上運行了數萬億次驗證周期。正是這種強大的高質量 IP 方法，使得像 Alpine 這樣的特定流片能夠實現快速定制和實例級驗證。 Alpine 展示了 Akeana 創建的獨特 RISC-V 設計和驗證技術平臺，按計劃完成流片證明了該公司強大的執行力，而該公司是由一支合作數十年的團隊建立起來的。

RISC-V 正在崛起為一個原生支持 AI 的異構軟硬件協同設計平臺，而這正是 Akeana 為我們的客戶所實現的。Akeana 的平臺支持單一指令集架構 (ISA) 的標量、向量和矩陣計算，并且可以與其他加速器引擎集成。它利用統一的軟件棧，包括用于硬件平臺的編譯器和工具鏈。我們在AI 解決方案網絡研討會上詳細介紹了這種整體方法，以及我們獨特的同步多線程 (SMT) 功能如何服務于異構計算應用。Alpine 包含了實現該平臺所需的關鍵構建模塊。

下圖所示為 Alpine 測試芯片的平面圖。它包含以下關鍵的 Akeana IP：

八個 64 位亂序執行核心集群，采用一致性網格結構。這些核心是我們5000 系列的入門級產品。一個 2×2 的 CHI 網格，每個網格包含兩個核心，構成一個一致性塊，共 8 個核心。每個核心擁有 64 KB/256 KB 的 L1/L2 緩存，每個雙核心集群共享一個 4 MB 的 L3 緩存。每個核心都配備一個 2×128 位向量引擎。這些是 Neoverse 級應用處理器核心，兼容RVA23，易于集成到 Linux 系統中，并且符合服務器 SoC 規范。該核心的應用場景包括 CPU-xPU 系統、數據中心應用（例如智能網卡）、存儲和內存加速器、汽車 ADAS 芯片以及可穿戴設備 SoC。

64 位順序運算核心，支持 4 路并行多線程，配備 512 位向量引擎，并支持多種數學格式。該核心的應用場景包括 AI 控制和向量處理、數據傳輸引擎以及數據平面處理應用。

32 位順序執行內核。該內核的應用場景包括系統管理、安全處理器和實時應用。

系統 IP 包括用于集成計算和 IO 子系統的非一致性 AXI 總線，以及符合 RISC-V 標準的IOMMU、AIA中斷控制器。

Alpine 還集成了來自第三方合作伙伴的關鍵 I/O IP，包括兩個 LPDDR5 通道和 x4 PCIe Gen5。Alpine 將以軟件開發板 (SDB) 的形式提供，該開發板提供內存、存儲選項以及一系列網絡和設備連接選項，這些選項通過板載 PCIe 交換機啟用，并且還包含 BMC 功能。為了便于 SDB 的快速部署，Akeana 已在 Alpine 流片之前，在其廣泛的仿真平臺上使用 Linux 操作系統對其進行了預驗證。

（來源：內容來自半導體行業觀察綜合）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4434內容，歡迎關注。

加星標??第一時間看推送

求推薦