2026年5月25日，在IEEE ISCAS 2026上，華為半導體業務部總裁何庭波拋出一個關鍵概念：韜（τ）定律。τ，電路理論中的時間常數，決定了信號從一個狀態切換到另一個狀態的速度。這是中國企業首次在全球半導體領域提出指導產業發展的新原則。

更實在的是，過去六年，華為基于這一定律已經量產了381款芯片，覆蓋無線基站、AI推理、網絡處理器等核心場景。這不是藍圖，是一條已經走通的路。預計2031年，基于τ定律的高端芯片可達到等效1.4nm制程水平，長期保持與國際主流路線對標競爭的能力。

如今，這個希臘字母正在悄悄改變半導體行業的價值格局，也讓EDA從幕后走向臺前。

要搞清楚τ會對EDA行業帶來什么，得先弄明白τ定律到底是什么。

01

“時間縮微”剛剛登場，τ定律憑什么？

摩爾定律由英特爾聯合創始人戈登·摩爾于1965年提出，該定律指出集成電路上可容納的晶體管數量大約每18到24個月翻一倍，同時性能提升、成本下降。

在過去的半個多世紀里，這套邏輯一直在有效運轉，撐起了PC、互聯網、智能手機，直到今天的人工智能。產業鏈也圍繞它形成了默契的步調——光刻機、材料、設計，各環節都在微縮的道路上協同推進。然而，2000年前后，能夠跟進最先進制程的晶圓廠有幾十家，而到2025年，這一數字已銳減至臺積電、三星、英特爾3家，且臺積電一片2nm 晶圓報價甚至超過3 萬美元。

可以說，摩爾定律的紅利正在逐漸消退。目前業界已探索出多條技術路徑，包括英偉達CEO 黃仁勛提出的 “黃氏定律”、國際半導體技術路線圖（ITRS）提出的 More than Moore，以及 AMD、臺積電主推的 Chiplet 與先進封裝技術。其中，黃氏定律強調GPU單芯片AI推理性能每年翻倍，但仍依賴制程迭代和堆核，基本延續了幾何微縮的思路；More than Moore通過模擬/射頻/傳感器等功能集成增加價值，但無法直接解決數字邏輯延遲墻問題；Chiplet雖用“拼積木”緩解了良率和成本，卻引入大量裸片間互連延遲，在部分對延遲高度敏感的場景下反而可能成為瓶頸。

這些方案大多仍沿用“幾何縮微” 或功能疊加的思路，與 τ 定律存在本質區別。

τ定律的核心是“時間縮微”替代 “幾何縮微”，是一套貫穿器件、電路、芯片、系統四個層級的完整優化體系。它適合大規模系統級性能提升，尤其在AI和異構計算場景下更具優勢。

何庭波對此進行詳解，在器件層面，通過優化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數τ；在電路層面，通過邏輯折疊技術突破傳統平面布局的物理邊界，顯著縮短關鍵路徑的走線長度并有效降低信號傳播的電阻和電容負載，實現晶體管密度和電路性能大幅提升；在芯片層面，通過“軟件、架構、芯片”的全棧軟硬芯協同設計，基于實際工作負載實現指令流和數據流的細粒度控制，提高系統級并行度和效率，大幅降低端到端執行時間；在系統層面，定義靈衢總線，重構計算系統互聯協議，實現超節點的統一內存編址和原生內存語義，大幅降低系統通信時延。

相較而言，τ定律更貼合芯片算力的核心本質：芯片的核心功能為信息處理，終端用戶也更關注信息處理的時延表現，而非晶體管數量與制程尺寸。該定律為芯片設計提供了脫離單純制程微縮的全新技術路線，即不采用頂級光刻設備，也有望打造出綜合性能達標的芯片產品。因此其與摩爾定律并不彼此矛盾，兩者相互兼容。可以理解為：摩爾定律是在一張平面上不斷畫更細的格子，τ定律則是把紙折起來，用立體空間換取更短的信號路徑。

值得注意的是，τ 定律的每一層落地，都離不開一個關鍵角色——EDA。 它不再是傳統意義上的“畫圖工具”，而成了“時間縮微”從理論走向芯片實物的中樞神經。

華為論文中顯示，在技術路線上，采用Chiplet（芯粒）先進封裝、三維集成電路（3DIC）、邏輯折疊（LogicFolding）三條技術路線疊加共存方式，在垂直集成上實現不同粒度的重組優化。而到2035年實現硬件集成度提升超過100倍，面臨的三大挑戰分別為：EDA工具鏈斷代、跨晶圓工藝偏差、能量守恒法則。

加州大學圣地亞哥分校計算機科學與工程、電氣與計算機工程雙聘杰出教授Andrew B. Kahng也表示，在傳統“摩爾定律”帶來的“順風”逐漸減弱后，EDA和物理設計中的這些基本目標將變得更加重要。

因此，EDA 被重新擺到了牌桌中央。

02

韜（τ）定律對EDA提出哪些新要求？

針對τ 定律對EDA 工具提出的新要求，以及傳統 EDA 工具現存的短板，筆者與業內從業者展開了交流探討。

第一點，原生真3D設計與跨層協同優化能力欠缺，STCO重要性凸顯。

首先，北京大學表示，傳統的2D設計流程，乃至目前主流的“贗3D”流程——即綜合后每個模塊被一次性“釘死”到某一片die，再用2D EDA工具逐片實現，無法實現單元級跨層靈活調配。

而原生3D EDA 工具將多顆裸片整合為統一三維設計空間，支持標準單元跨裸片自由排布，同時可實現跨裸片邏輯重構與全局優化，為邏輯折疊技術從設計理念落地到物理實現提供了關鍵支撐。

“贗3D（pseudo-3D）”流程vs “真3D（true-3D）”流程。來源：北京大學

此外，跨層協同優化能力也存在不足。芯和半導體向半導體產業縱橫表示：Chiplet、3DIC和LogicFolding是同一條垂直集成主線上不同粒度的實現。

Chiplet在封裝層面將異構裸片以2.5D或3D方式拼合，通過UCIe等互連標準將原本在單片SoC內部的通信搬到裸片間，以模塊化換取良率和靈活性；3DIC進一步在裸片之間引入高密度TSV和混合鍵合，將邏輯、存儲、模擬功能垂直堆疊于同一封裝體，把互連距離從毫米級壓縮至微米級；LogicFolding則更進一步——它不是在裸片之間建立互連，而是將“單顆芯片的內部邏輯本身”在有源層維度上垂直拆分重布，讓混合鍵合界面像一層額外的金屬層一樣直接參與關鍵路徑的時序優化。

三者并非替代關系，而是在先進封裝體系中疊加共存。這種疊加帶來了一個根本性的設計工程挑戰：當一個封裝體同時涉及Chiplet間UCIe互連、3D層間混合鍵合和片內LogicFolding關鍵路徑折疊時，信號完整性、電源完整性、熱分布與機械應力的分析邊界已無法在任何單一層級上單獨閉合。

STCO（系統技術協同優化）的提出，正是為了從方法論層面破除這一割裂。它要求將邏輯架構、物理版圖、多物理場、封裝結構乃至工作負載視作統一的設計空間，進行跨學科、跨抽象層級的聯合優化搜索。而這一能力，正是當前EDA工具鏈最底層的缺失。

第二點，多物理場耦合的缺失。

這是傳統EDA工具最隱蔽且關鍵的軟肋之一。在單芯片時代，供電分析、熱仿真和應力計算分屬多條獨立工具鏈，各自建模、各自求解、各自簽核。但在三維堆疊下這一模式不再完全適用。多片裸芯垂直集成后，功率密度成倍攀升，散熱路徑高度不對稱，層間溫差增大。由此引發的熱膨脹失配，通過微凸點和混合鍵合界面在堆疊結構中逐層傳導，既拉偏器件電學特性，也帶來機械可靠性隱患。

03

EDA廠商，需要補齊哪些能力？

當前國產EDA公司多聚焦于單點式突破，在各自擅長的細分領域攻堅克難。從模擬仿真到物理驗證，從良率提升到版圖設計，一批優秀的國產EDA企業已在眾多環節形成了可用且具有競爭力的點工具。

比如華大九天是國內最早從事EDA 研發的企業之一。華大九天以模擬EDA為根基，逐步向數字、先進封裝等領域拓展，致力于打造全流程工具鏈。概倫電子走的是“底層滲透”路線，它不直接做全流程，而是死磕器件建模和電路仿真。合見工軟是國內數字EDA龍頭企業，全流程/平臺型代表。行芯科技選擇在最難的“簽核”環節亮劍。芯和半導體主攻“先進封裝”。廣立微側重良率提升，是唯一一家能夠通過“設備采集數據+軟件分析數據”形成完整閉環的企業。

τ定律有望推動國產EDA從“點工具國產化”升級為“全流程、跨層級、強協同”的工業軟件底座。這意味著EDA工具鏈不再僅僅承擔電路繪制、版圖設計和后端驗證等輔助職能，而是需要全面嵌入器件建模、PDK構建、電路仿真、寄生參數提取、時序功耗分析、物理驗證、先進封裝和系統級協同優化等全鏈條關鍵流程。

5月26日，北京大學集成電路學院宣布，面向韜定律邏輯折疊需求研發的“真3D”EDA工具原型取得關鍵突破。該工具支持完整三維空間協同優化，支持跨die邏輯自由分配與聯合熱優化，可覆蓋千萬級實例設計。與傳統“贗3D”相比，北大“真3D”EDA實現：線長平均縮減約30%；WNS改善約6%，TNS改善約12%；峰值溫度降低3%以上。目前工具已完成工業級設計驗證，后續將擴展至多die堆疊與異構集成場景，補齊3D芯片設計關鍵環節。

同日，有投資者在互動平臺向華大九天發問：后摩爾時代背景下，業界認為EDA的重要性正從傳統設計工具向“系統級性能優化平臺”演進。請問公司如何看待未來EDA在邏輯折疊、時序優化及多芯片協同中的戰略價值？

華大九天隨后回應：公司前瞻性洞察到當前AI、GPU、存儲等芯片正依托3DIC技術突破后摩爾時代先進工藝及算力瓶頸，在3DIC設計EDA領域提前布局，構建了覆蓋從異構集成三維芯片協同設計到驗證的全流程解決方案，填補了國內高端3DIC設計工具的空白，是國內唯一的3DIC設計驗證全流程EDA提供商。公司推出首款業界領先的Argus 3DIC物理驗證平臺，全面支持2.5D/3D 異構集成封裝設計，可實現3DIC多元化協同設計到封裝的全鏈路物理驗證。

至此，一條從τ定律理論牽引、到系統架構定義、再到國產EDA工具鏈補位的路徑逐漸清晰。未來幾年，在邏輯折疊的時序收斂、3D多物理場耦合簽核和STCO全棧協同上率先推出經過工業驗證閉環方案的廠商，有望在“時間縮微”趨勢中占據更主動的位置。對國產EDA而言，這或許提供了一個從點工具追趕轉向全棧能力構建的窗口期——不再是僅僅滿足于“可用”，而是向全?！昂糜谩背掷m進化。