上海
圖為華為半導(dǎo)體負(fù)責(zé)人何庭波
【華為何庭波發(fā)布V2版“韜定律”論文 補(bǔ)充工程細(xì)節(jié)和實測數(shù)據(jù)】財聯(lián)社7月4日電，根據(jù)中國科學(xué)院科技論文預(yù)發(fā)布平臺ChinaXiv最新公示論文，華為半導(dǎo)體負(fù)責(zé)人何庭波于7月3日發(fā)布《面向多層級電子系統(tǒng)的時間縮微理論》（業(yè)內(nèi)也稱“韜定律”）V2版本。相比較5月25日發(fā)布的V1版本，新版論文在原有理論框架基礎(chǔ)上，補(bǔ)充了大量工程落地細(xì)節(jié)、實測量化數(shù)據(jù)與產(chǎn)品演進(jìn)路線，進(jìn)一步完善了以時間常數(shù)τ為核心的后摩爾時代縮放理論體系。在工程落地方面，V2版本深度闡釋核心技術(shù)LogicFolding的齒比（gearratio）概念，在混合鍵合間距接近頂層金屬布線尺寸時，3D設(shè)計空間從傳統(tǒng)的“宏塊級離散優(yōu)化”轉(zhuǎn)向“單元級連續(xù)優(yōu)化”，可實現(xiàn)全局最優(yōu)的垂直邏輯劃分，突破了傳統(tǒng)3D堆疊僅能按功能塊分層的局限。V2版還新增量產(chǎn)實測數(shù)據(jù)表，明確給出Kirin2026與基準(zhǔn)Kirin9030Pro的電壓、頻率、歸一化功耗、面積與功率密度參數(shù)。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
