（本文編譯自SemiWiki）

當(dāng)前，全球人工智能技術(shù)正邁入深度發(fā)展的全新階段，生成式AI、大語(yǔ)言模型、云端智能計(jì)算、邊緣AI終端等應(yīng)用場(chǎng)景全面鋪開(kāi)，算力需求呈現(xiàn)指數(shù)級(jí)爆發(fā)式增長(zhǎng)。而作為所有智能算力的底層硬件基石，半導(dǎo)體邏輯器件的技術(shù)迭代，直接決定了人工智能能否實(shí)現(xiàn)高性能、低功耗、可持續(xù)的規(guī)模化發(fā)展。

而從鰭式場(chǎng)效應(yīng)晶體管（FinFET）向環(huán)繞柵極（GAA）晶體管技術(shù)的轉(zhuǎn)型，標(biāo)志著邏輯器件發(fā)展歷程中的一個(gè)關(guān)鍵節(jié)點(diǎn)。

這一變革是雙重驅(qū)動(dòng)力共同作用的必然結(jié)果：一方面，半導(dǎo)體工藝不斷向更小尺寸逼近，傳統(tǒng)器件結(jié)構(gòu)早已觸及物理尺寸的極限，摩爾定律的延續(xù)面臨嚴(yán)峻挑戰(zhàn)。

另一方面，人工智能產(chǎn)業(yè)的高速發(fā)展，對(duì)芯片的計(jì)算性能、功耗控制、集成密度提出了遠(yuǎn)超以往的需求。當(dāng)半導(dǎo)體工藝正式進(jìn)入3納米以下先進(jìn)節(jié)點(diǎn)時(shí)，傳統(tǒng)FinFET晶體管結(jié)構(gòu)在靜電控制能力、性能擴(kuò)展空間、能效轉(zhuǎn)化效率等核心維度，均暴露出無(wú)法突破的根本性技術(shù)瓶頸。

在此背景下，GAA晶體管的出現(xiàn)，絕非一項(xiàng)錦上添花的可選技術(shù)改進(jìn)，而是支撐未來(lái)邏輯芯片架構(gòu)迭代、推動(dòng)人工智能計(jì)算走向可持續(xù)發(fā)展的必要基礎(chǔ)與核心前提。

回顧半導(dǎo)體器件的發(fā)展歷程，F(xiàn)inFET晶體管的誕生與普及，曾是突破平面MOSFET技術(shù)瓶頸的關(guān)鍵創(chuàng)新。FinFET通過(guò)三維立體的鰭狀結(jié)構(gòu)設(shè)計(jì)，有效提升了晶體管的有效溝道寬度與靜電完整性，成功解決了平面MOSFET在微縮過(guò)程中出現(xiàn)的漏電、控制能力不足等缺陷，支撐半導(dǎo)體工藝實(shí)現(xiàn)了多代技術(shù)迭代。

然而，隨著芯片制程向更先進(jìn)節(jié)點(diǎn)持續(xù)激進(jìn)微縮，F(xiàn)inFET技術(shù)固有的底層局限被徹底暴露。當(dāng)晶體管鰭片寬度不斷減小，量子限制效應(yīng)與表面粗糙度散射問(wèn)題會(huì)急劇加劇，直接導(dǎo)致晶體管寄生電阻大幅上升、載流子遷移率持續(xù)下降。與此同時(shí)，F(xiàn)inFET的三面柵極的結(jié)構(gòu)特性，在先進(jìn)工藝節(jié)點(diǎn)下無(wú)法充分抑制短溝道效應(yīng)。這些無(wú)法通過(guò)工藝優(yōu)化彌補(bǔ)的技術(shù)缺陷，共同制約了FinFET的進(jìn)一步微縮，尤其是在標(biāo)準(zhǔn)單元高度接近140–160納米區(qū)間時(shí)，其性能與功耗的縮放能力幾乎陷入停滯。

GAA晶體管通過(guò)柵極材料完全包裹溝道，從根本上解決了上述挑戰(zhàn)，實(shí)現(xiàn)了更優(yōu)異的靜電控制。這種全環(huán)繞柵結(jié)構(gòu)能夠?qū)崿F(xiàn)更陡的亞閾值擺幅、更低的漏電流以及更優(yōu)的短溝道特性，即便在極小尺寸下依然如此。

因此，GAA架構(gòu)可將標(biāo)準(zhǔn)單元高度再次微縮至約100納米及以下，重新恢復(fù)了在FinFET后期世代已趨于停滯的性能與功耗縮放能力。這一優(yōu)勢(shì)推動(dòng)全行業(yè)將GAA 采納為3納米以下節(jié)點(diǎn)FinFET技術(shù)的繼任者。

除靜電特性外，GAA器件還帶來(lái)了前所未有的設(shè)計(jì)靈活性。與依靠離散鰭片數(shù)量調(diào)節(jié)有效寬度的FinFET不同，GAA晶體管允許對(duì)納米片寬度進(jìn)行連續(xù)調(diào)節(jié)。這一特性使設(shè)計(jì)人員能夠在同一工藝節(jié)點(diǎn)內(nèi)精細(xì)平衡速度與功耗。更寬的納米片支撐高性能計(jì)算與服務(wù)器應(yīng)用，而較窄的納米片則可降低移動(dòng)與以人工智能為核心的工作負(fù)載的功耗。這種在速度—功耗譜系上的廣泛覆蓋能力，使GAA特別適用于異構(gòu)系統(tǒng)與面向特定應(yīng)用的優(yōu)化。

生成式人工智能與大語(yǔ)言模型的興起進(jìn)一步提升了GAA技術(shù)的重要性。人工智能工作負(fù)載對(duì)計(jì)算能力提出指數(shù)級(jí)增長(zhǎng)需求，推動(dòng)系統(tǒng)向千萬(wàn)億次級(jí)與億億次級(jí)性能水平邁進(jìn)。與此同時(shí)，全球數(shù)據(jù)中心功耗預(yù)計(jì)將大幅上升，引發(fā)能源可持續(xù)性擔(dān)憂。GAA晶體管通過(guò)實(shí)現(xiàn)更高的每瓦性能并支持更高的靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）密度，直接緩解這一矛盾。更高的片上存儲(chǔ)密度可減少片外數(shù)據(jù)搬運(yùn)，改善數(shù)據(jù)局部性，并降低高速互連帶來(lái)的能耗成本。

至關(guān)重要的是，GAA還可作為未來(lái)晶體管創(chuàng)新的結(jié)構(gòu)平臺(tái)。叉形片場(chǎng)效應(yīng)晶體管（Forksheet FET）與三維堆疊場(chǎng)效應(yīng)晶體管（3DSFET）等架構(gòu)均直接基于GAA理念構(gòu)建，在保留其靜電優(yōu)勢(shì)的同時(shí)實(shí)現(xiàn)進(jìn)一步的面積微縮。當(dāng)與背面供電網(wǎng)絡(luò)結(jié)合時(shí)，這些先進(jìn)結(jié)構(gòu)可提升布線效率、降低電壓降并增強(qiáng)整體性能。這些創(chuàng)新共同奠定了GAA作為“后GAA”邏輯技術(shù)基石的地位。

結(jié)語(yǔ)

向GAA技術(shù)的轉(zhuǎn)型標(biāo)志著半導(dǎo)體設(shè)計(jì)的根本性變革。GAA不僅是FinFET的替代方案，更是一個(gè)可擴(kuò)展、高靈活、高能效的平臺(tái)，能夠支撐未來(lái)邏輯架構(gòu)與可持續(xù)人工智能技術(shù)的發(fā)展。

當(dāng)前，半導(dǎo)體器件微縮持續(xù)面臨物理極限、功耗控制、算力需求三重約束，人工智能產(chǎn)業(yè)的發(fā)展也高度依賴底層硬件的技術(shù)突破。GAA技術(shù)的成功研發(fā)與規(guī)模化落地，不僅決定著全球半導(dǎo)體產(chǎn)業(yè)能否突破發(fā)展瓶頸，更直接關(guān)系到下一代計(jì)算技術(shù)能否滿足性能、能效與社會(huì)發(fā)展的多重核心需求，是人工智能與先進(jìn)計(jì)算走向未來(lái)的關(guān)鍵支撐。