河南
快科技5月21日消息，AMD宣布代號(hào)Venice的下一代EPYC處理器，已采用臺(tái)積電2納米制程技術(shù)進(jìn)入量產(chǎn)，并計(jì)劃未來(lái)在臺(tái)積電亞利桑那州晶圓廠展開(kāi)產(chǎn)能擴(kuò)展。
這是業(yè)界首款在臺(tái)積電2nm工藝上量產(chǎn)的高效能運(yùn)算產(chǎn)品。
AMD董事長(zhǎng)兼CEO蘇姿豐表示，在臺(tái)積電2nm上推進(jìn)Venice的量產(chǎn)是加速下一代AI基礎(chǔ)設(shè)施發(fā)展的重要一步。
她指出，隨著AI與智能體工作負(fù)載快速擴(kuò)展，客戶(hù)需要能更快從創(chuàng)新走向量產(chǎn)的平臺(tái)。
臺(tái)積電董事長(zhǎng)魏哲家也回應(yīng)稱(chēng)，AMD采用2nm工藝持續(xù)取得重大進(jìn)展，反映了領(lǐng)先制程技術(shù)與先進(jìn)設(shè)計(jì)創(chuàng)新結(jié)合的重要性。
Venice的量產(chǎn)正值A(chǔ)MD在服務(wù)器市場(chǎng)持續(xù)擴(kuò)大份額，AMD表示，隨著AI應(yīng)用從訓(xùn)練與推理擴(kuò)展至日益復(fù)雜的智能體工作負(fù)載，CPU在協(xié)調(diào)數(shù)據(jù)傳輸、網(wǎng)絡(luò)、存儲(chǔ)、安全及數(shù)據(jù)中心系統(tǒng)編排上的角色愈發(fā)關(guān)鍵。
AMD計(jì)劃將臺(tái)積電2nm工藝延伸至下一代EPYC Verano（第6代EPYC處理器），并將在該平臺(tái)上引入LPDDR內(nèi)存技術(shù)，以提供在功耗受限場(chǎng)景下所需的CPU性能、帶寬與能效。
值得注意的是，LPDDR此前在數(shù)據(jù)中心CPU領(lǐng)域幾乎未被采用，NVIDIA Vera CPU是全球首款采用LPDDR5X的數(shù)據(jù)中心處理器，AMD此舉意味著LPDDR正在成為下一代數(shù)據(jù)中心CPU的共性選擇。
在先進(jìn)封裝方面，AMD與臺(tái)積電的合作涵蓋SoIC-X與CoWoS-L等技術(shù)，已廣泛應(yīng)用于AMD完整的AI與數(shù)據(jù)中心產(chǎn)品組合中。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶(hù)上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
