當(dāng)?shù)貢r(shí)間 6 月 25 日，IBM 在紐約約克鎮(zhèn)高地（Yorktown Heights）發(fā)布了“全球首個(gè)亞 1 納米芯片技術(shù)”：該節(jié)點(diǎn)名為 0.7 納米（也稱 7A），相對(duì) IBM 2021 年發(fā)布的全球首個(gè) 2 納米節(jié)點(diǎn)，新工藝的晶體管密度翻了一番，性能提升 50%，能效提升 70%。

IBM 還表示，該節(jié)點(diǎn)最早將在 2031 年前后量產(chǎn)。消息公布當(dāng)日，IBM 美股盤前一度漲超 6%。

半導(dǎo)體行業(yè)已沿用六十余年的納米刻度，被這家早已退出芯片制造的公司推至下一個(gè)數(shù)量級(jí)的入口。

0.7 納米里有什么？

現(xiàn)代主流芯片的基本構(gòu)造是“互補(bǔ)金屬氧化物半導(dǎo)體”（CMOS），即將 n 型和 p 型晶體管成對(duì)放置：前者靠電子導(dǎo)電，后者靠空穴（電子缺失位置）導(dǎo)電，兩者結(jié)合，才能讓芯片在靜態(tài)時(shí)幾乎不耗電。

作為全新一代半導(dǎo)體制造工藝，在 7A（7 埃，1 埃是一個(gè)氫原子的直徑）節(jié)點(diǎn)下，一塊指甲蓋大小的硅片可集成近 1,000 億個(gè)這樣的晶體管，較前代 2 納米節(jié)點(diǎn)的密度翻了一番。

（來源：IBM）

這一突破源于 IBM 自主研發(fā)的全新晶體管架構(gòu)：納米堆疊（Nanostack）。IBM 研究院院長(zhǎng)杰伊·加貝塔（Jay Gambetta）表示：“借助我們?nèi)碌募{米堆疊架構(gòu)，我們不僅在打造更小的晶體管，更在重新定義芯片的構(gòu)建方式，從而實(shí)現(xiàn)性能與能效的大幅提升。”

該技術(shù)將兩類晶體管在垂直方向上重疊并錯(cuò)位排列，每一層晶體管的正面和背面分別承擔(dān)信號(hào)與電源的走線。兩層之間通過一層超薄介電鍵合（dielectric bonding）隔開，上下層的溝道材料、柵極堆疊和閾值電壓可以分別調(diào)校，互不綁定。

物理參數(shù)上，每片納米片高約 5 納米，相當(dāng)于 15 個(gè)硅原子的厚度；兩層之間的間距為 9 納米。

2025 年 6 月，59 位 IBM 研究人員在一篇發(fā)表在國(guó)際超大規(guī)模集成電路技術(shù)與電路研討會(huì)（VLSI）的會(huì)議論文中，首次演示了可制造的多通道納米片上納米片（nanosheet-on-nanosheet）集成，并給出 4 軌道單元的設(shè)計(jì)預(yù)測(cè)。

在 2026 年的 VLSI 技術(shù)與電路研討會(huì)（VLSI Symposium）上，IBM 團(tuán)隊(duì)發(fā)文進(jìn)一步報(bào)告稱，納米堆疊技術(shù)在靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）單元上實(shí)現(xiàn)了約 40% 的面積縮放，并通過 CMOS 集成中的超薄介電鍵合、雙通道工程能力的演示，以及功能性 CMOS 反相器的正常開關(guān)這三項(xiàng)實(shí)驗(yàn)得到驗(yàn)證。

SRAM 是處理器內(nèi)部最快的存儲(chǔ)介質(zhì)，緊貼計(jì)算單元。它的尺寸大小直接決定了處理器能在片上存放的數(shù)據(jù)量。然而，從 7 納米以下開始，SRAM 單元幾乎停止了縮放，這催生出一個(gè)名為“存儲(chǔ)墻”（memory wall）的問題：計(jì)算單元越做越快，但存儲(chǔ)單元跟不上，處理器被迫等待數(shù)據(jù)。

這個(gè)問題在 AI 推理時(shí)代被進(jìn)一步放大。生成式 AI 模型動(dòng)輒數(shù)百億參數(shù)，數(shù)據(jù)流量極大。如果片上 SRAM 無法繼續(xù)做大做密，芯片就必須依賴外部的 HBM（高帶寬存儲(chǔ)器）或 GDDR（圖形雙倍數(shù)據(jù)率存儲(chǔ)器），這些外部存儲(chǔ)的訪問速度更慢，且功耗成本更高。因此，納米堆疊真能在 5 年內(nèi)進(jìn)入量產(chǎn)，將有望徹底革新 AI 芯片架構(gòu)設(shè)計(jì)。

但由于尚未完整流片，IBM 明確表示，他們的數(shù)據(jù)來源于“預(yù)計(jì)”，即基于器件模型和電路仿真推演出的結(jié)果。此外，對(duì)于節(jié)點(diǎn)命名，公司也使用了頗為微妙的表述：“如今的晶體管節(jié)點(diǎn)指代的是一代制造技術(shù)，而非精確的物理尺寸。”

這暗示 0.7 納米僅為工藝代號(hào)，不代表芯片上真的能存在 7 埃寬的物理結(jié)構(gòu)。作為參照，臺(tái)積電（TSMC）的 N3 節(jié)點(diǎn)、英特爾（Intel）18A 的真實(shí)尺寸也都不是“字面意思”。

不造芯片，如何搶先定義下一代工藝？

前幾代工藝中，兩類晶體管被并排放置在硅片平面上，二者的橫向間距是單元尺寸的硬限制。為突破這一瓶頸，業(yè)內(nèi)早已形成關(guān)于發(fā)展互補(bǔ)場(chǎng)效應(yīng)晶體管（CFET）的共識(shí)。

但截至目前，英特爾、三星（Samsung）、臺(tái)積電等主流代工廠，以及位于比利時(shí)的校際微電子研究中心（Imec）都只做到改良型的納米片環(huán)繞柵極（GAA）架構(gòu)，CFET 在量產(chǎn)時(shí)間表上遠(yuǎn)不可聞。

其中，英特爾的 18A（1.8nm 代際）節(jié)點(diǎn)整合其 GAA 晶體管（英特爾稱 RibbonFET）技術(shù)和 PowerVia 背面供電網(wǎng)絡(luò)，已在 2025 年進(jìn)入量產(chǎn)。下一代 14A 計(jì)劃于 2027 至 2028 年量產(chǎn)，將使用第二代 RibbonFET 加改良版背面供電（英特爾稱 PowerDirect），并未引入 CFET。

臺(tái)積電的 A16 節(jié)點(diǎn)（1.6nm 代際）產(chǎn)品實(shí)際量產(chǎn)要到 2027 年啟動(dòng)，A14 計(jì)劃于 2028 年量產(chǎn)，同樣基于第二代納米片架構(gòu)。公司明確表示，CFET 是“A14 之后的研究方向”，且并未給出具體時(shí)間表。

三星的 SF2Z 節(jié)點(diǎn)（2nm 代際加背面供電）計(jì)劃 2027 年量產(chǎn)；SF1.4（1.4nm 代際）原計(jì)劃 2027 年量產(chǎn)，但據(jù)多家媒體報(bào)道可能推遲到 2028 至 2029 年。其雖在 Forksheet 架構(gòu)（介于納米片和 CFET 之間的過渡方案）上有專利布局，但同樣未公開 CFET 的量產(chǎn)路線。Imec 的判斷是，以公開路線圖為準(zhǔn)，CFET 的量產(chǎn)可行性要到 A7 節(jié)點(diǎn)之后才會(huì)顯現(xiàn)。

為何這些廠商和機(jī)構(gòu)在生產(chǎn)一線深耕多年，最后卻被納米堆疊搶了先？IBM 能拿出可演示的初步成果，要從架構(gòu)、工藝、材料和設(shè)備協(xié)作四個(gè)層面說起。

在架構(gòu)層面，納米堆疊的關(guān)鍵在于錯(cuò)位。IBM 研究院全球半導(dǎo)體研發(fā)副總裁卜慧明（Huiming Bu）對(duì)這項(xiàng)技術(shù)的形容是：“就像砌磚墻，而非疊羅漢”。每一層晶體管在垂直方向上交錯(cuò)排列，n 型和 p 型晶體管之間不必共用一組橫向柵極，每個(gè)晶體管的正面和背面都能獨(dú)立連接，各有自己的柵極堆疊。

圖 | 納米堆疊微觀結(jié)構(gòu)（來源：IBM）

伊利諾伊大學(xué)厄巴納-香檳分校（UIUC）材料科學(xué)與工程系教授曹青（Qing Cao）向《麻省理工科技評(píng)論》（MIT Technology Review）指出，AMD 的 3D V-Cache、華為的“邏輯折疊”（Logic Folding）技術(shù)及指導(dǎo)該技術(shù)的“韜（τ）定律”，都屬于“兩層芯片”方案，要把兩塊獨(dú)立的芯片疊在一起；而納米堆疊則是在同一片晶圓的晶體管層級(jí)完成的垂直集成。

工藝層面的關(guān)鍵突破是超薄介電鍵合。要把兩層晶體管疊在一起，中間必須有一層既能實(shí)現(xiàn)電氣隔離，又足夠薄、不破壞密度的介質(zhì)。IBM 演示的“可制造的多通道納米片上納米片”，其核心突破點(diǎn)也在于，極度狹窄的縱向空間內(nèi)完成晶圓-晶圓鍵合，同時(shí)控制對(duì)齊精度和熱預(yù)算。

在傳統(tǒng)的并排 CMOS 結(jié)構(gòu)中，n、p 型晶體管被一連串共享的工藝步驟強(qiáng)行綁在一起，因此，在選擇材料階段必須“遷就”彼此。而納米堆疊技術(shù)不同，上下層晶體管被介電鍵合分隔后，n 型和 p 型晶體管的溝道材料、柵極堆疊和閾值電壓調(diào)控都可以分別優(yōu)化，進(jìn)一步拓寬了二者的設(shè)計(jì)自由度。

要想在亞 1 納米節(jié)點(diǎn)上印刷超精細(xì)電路，還差一臺(tái)關(guān)鍵設(shè)備。近日，IBM 位于紐約州奧爾巴尼（Albany）的納米技術(shù)綜合體（Albany NanoTech Complex）即將落地阿斯麥（ASML）制造的一臺(tái)高數(shù)值孔徑極紫外光刻機(jī)（High NA EUV），該設(shè)備目前在全球的已交付數(shù)量不足十臺(tái)。

不過在這之前 IBM 聯(lián)合泛林集團(tuán)（Lam Research）、東京電子（Tokyo Electron）和迪恩士半導(dǎo)體解決方案（SCREEN Semiconductor Solutions）三家半導(dǎo)體設(shè)備廠商，已在新工藝下產(chǎn)出了可工作的器件。

能跑在工藝最前沿，還和 IBM 特殊的行業(yè)定位有關(guān)。

2014 年 10 月，IBM 倒貼 15 億美元，將旗下全球商業(yè)半導(dǎo)體業(yè)務(wù)整體賣給格羅方德（GlobalFoundries），交易包括 ASIC 定制業(yè)務(wù)、兩座晶圓廠、超過 1.6 萬項(xiàng)半導(dǎo)體專利以及約 5,000 名員工。從那一刻起，IBM 徹底退出芯片制造，只保留前沿研發(fā)和高端處理器設(shè)計(jì)兩項(xiàng)核心能力。

IBM 后續(xù)形成了 “架構(gòu)與工藝研發(fā)-外部代工生產(chǎn)-技術(shù)授權(quán)” 的運(yùn)作模式：研發(fā)中心負(fù)責(zé)開發(fā)新一代架構(gòu)和工藝，再通過技術(shù)轉(zhuǎn)移協(xié)議交給三星、Rapidus 等代工伙伴量產(chǎn)，代表性案例是 2021 年的 2 納米節(jié)點(diǎn)，納米堆疊技術(shù)大概率也將遵循這一模式。

基于此，IBM 無需在 2 納米或 1.4 納米等紅海市場(chǎng)中，與主流代工廠拼良率、推擴(kuò)產(chǎn)，可以直接將研發(fā)資源聚焦于開發(fā)最前沿的架構(gòu)創(chuàng)新，搶先定義下一代工藝的技術(shù)參照系；當(dāng)然，代價(jià)是它再也不能親自把成果直接變成產(chǎn)品。

值得一提的是，今年 5 月，IBM 宣布與美國(guó)商務(wù)部簽署意向書，計(jì)劃在奧爾巴尼基地成立獨(dú)立子公司、“全球首家純量子芯片代工廠”Anderon，主營(yíng) 300 毫米量子晶圓制造。美國(guó)政府將基于“芯片法案”提供 10 億美元資金，IBM 再追加 10 億美元投資。美國(guó)正有意將 IBM 奧爾巴尼基地打造為最前沿的硬件基地，其中既包括對(duì)經(jīng)典芯片的工藝迭代，也有對(duì)早期階段量子硬件的制造探索。

誰來接下這個(gè) 5 年承諾？

IBM 展望，納米堆疊最早可在 5 年內(nèi)進(jìn)入量產(chǎn)路徑。這個(gè)時(shí)間表如果兌現(xiàn)，將是 IBM、甚至整個(gè)半導(dǎo)體行業(yè)史上最快從實(shí)驗(yàn)室進(jìn)入晶圓廠的技術(shù)路線之一。

圖 | 亞 1 納米芯片及晶圓（來源：IBM）

然而，IBM 自身的歷史參照不算樂觀。2021 年 5 月，公司發(fā)布全球首個(gè) 2 納米節(jié)點(diǎn)芯片原型，直到 2024 年，這套工藝才真正通過技術(shù)轉(zhuǎn)移進(jìn)入小批量出貨階段。

從工藝角度看，14/10 納米到 2 納米的跨度遠(yuǎn)小于 2 納米到亞 1 納米。量產(chǎn)的實(shí)現(xiàn)，依賴 IBM 對(duì)節(jié)奏的完美控制，并急速推進(jìn) High NA EUV 的工藝成熟度、量產(chǎn)良率、EDA 工具鏈對(duì)新架構(gòu)的適配、合作伙伴的承接能力等一系列緊湊環(huán)節(jié)。即使不出一點(diǎn)差錯(cuò)，5 年時(shí)間也顯得捉襟見肘。

IBM 研究院院長(zhǎng)加貝塔在媒體溝通會(huì)上明確表示，公司“還沒有決定“是否將納米堆疊技術(shù)轉(zhuǎn)移給 Rapidus 或三星，這為量產(chǎn)承諾又蒙上了一層陰影。

這兩家目前也并不擁有對(duì)接納米堆疊的產(chǎn)能表現(xiàn)。其中，Rapidus 仍在為 2027 年的 2 納米量產(chǎn)爬坡；三星在 2025 年第四季度就啟動(dòng)了 2 納米量產(chǎn)，但 1.4 納米節(jié)點(diǎn)則可能推遲，無法按預(yù)期 2027 年量產(chǎn)的時(shí)間表進(jìn)行。除了老伙計(jì)，臺(tái)積電雖在納米片時(shí)期與 IBM 有過技術(shù)輸入關(guān)系，但兩家都尚未就納米堆疊技術(shù)的問題公開發(fā)聲。

五年復(fù)五年，五年何其多。在先進(jìn)制程領(lǐng)域，五年量產(chǎn)的承諾幾乎已經(jīng)成為一個(gè)代指不會(huì)被兌現(xiàn)的“梗”。我們不妨把這個(gè)承諾當(dāng)成一份搖旗吶喊的招標(biāo)書，有了下家之后，掰著指頭再等五年也不遲。

參考內(nèi)容：

https://newsroom.ibm.com/2026-06-25-ibm-debuts-worlds-first-sub-1-nanometer-chip-technology

https://research.ibm.com/publications/nanostack-transistor-architecture-for-cmos-7a-node-and-beyond

https://www.eetimes.com/ibm-shows-sub-1-nm-chips-targeting-production-in-5-years/

https://www.technologyreview.com/2026/06/25/1139696/ibm-unveils-sub1nm-chip/

運(yùn)營(yíng)/排版：何晨龍

注：封面/首圖由 AI 輔助生成