AI大模型正以驚人的速度迭代。存儲與帶寬的增速，遠遠追不上模型膨脹的腳步。這就是困擾行業已久的“內存墻”問題。更棘手的是，當前主流的2.5D封裝（如臺積電CoWoS）技術是單一平面擴展，布局布線資源受限，集成密度低，在AI高算力的場景下，芯片面積無法進一步壓縮。

當橫向擴展難以為繼，“向上生長”的3D堆疊技術就成為了必然選擇。對于國產AI芯片而言，3D堆疊技術可以在先進工藝產能受限、高端HBM供給不暢的產業現實下，3D堆疊提供了一條以“空間換性能”、繞過部分工藝封鎖的可行道路。

封裝技術

從“平面鋪磚”到“立體蓋樓”

在先進封裝領域，2.5D封裝通過在硅中介層上集成多個裸die，實現了芯片之間的高速互連和短距離通信。硅中介層通常采用硅通孔（TSV）技術實現垂直互連，具有高密度、高性能的互連特性，可以大大提高系統的整體性能。

3D堆疊技術通過芯片堆疊或封裝堆疊，例如采用硅通孔或混合鍵合技術，以增加功能、提高集成密度、降低封裝成本，并因縮短互連長度而有助于提升運行速度。通過3D堆疊，可以將2.5D封裝中原本平鋪在不同芯片上的功能單元，如計算邏輯、存儲陣列、I/O接口在垂直維度上進行物理疊層與電氣互連，從而突破平面集成的物理極限。

3D封裝與3.5D封裝便采用了3D堆疊技術。3D封裝技術通過將多個裸芯片（Bare Die）進行垂直堆疊，并借助硅通孔和微凸塊等先進互連技術實現層間通信，從而突破了傳統平面集成的物理限制。這種架構極大地縮短了電子傳輸路徑，在顯著降低傳輸延遲與功耗的同時，實現了極高的互連帶寬和封裝密度。3.5D封裝則是在3D垂直堆疊的基礎上，再引入2.5D硅中介層（Interposer）進行橫向擴展，形成“立體+平面”的復合架構。

當前國內主流AI芯片，如寒武紀、昆侖芯、壁仞科技、天數智芯等基本都通過2.5D封裝技術將GPU/AI計算芯粒與HBM顯存并排互連，利用硅中介層（Interposer）和RDL（重布線層）構建高密度互連網絡。但這種顯存外掛方案帶寬普遍僅1–4TB/s，且受限于平面面積，集成密度和互連帶寬已接近物理極限。

國際巨頭：

3D堆疊和3.5D已邁入量產階段

國際半導體巨頭早已布局3D/3.5D，部分產品已進入量產交付階段。

2023年，AMD發布了Instinct MI300系列AI加速器，這是一款采用3.5D封裝技術并實現量產的芯片產品。AMD將其技術描述為3D堆疊GPU和I/O芯片通過混合鍵合融合，并與標準2.5D封裝相結合。AMD的3.5D封裝方案融合了臺積電的CoWoS（2.5D硅中介層）和SoIC（3D混合鍵合）技術，通過Cu-Cu混合鍵合將GPU/CPU芯片垂直堆疊在I/O芯片之上，再依托CoWoS硅中介層與HBM3內存并排互連。

2024年12月，博通公司首次公開發布了業界首個3.5D XDSiP（eXtreme Dimension System in Package）封裝平臺。其結合了2.5D技術和采用Face-to-Face（F2F）面對面技術的3D-IC集成。該平臺的核心是Face-to-Face(F2F)堆疊技術，采用無凸塊混合銅鍵合(HCB)直接連接上下芯片的頂層金屬，實現了上下兩層芯片頂部金屬層的直接連接。相比傳統的面對背（F2B）技術，F2F無需依賴硅通孔，可讓信號連接數量增加7倍，將芯片間界面的耗電量降低90%，并減少3D堆疊內運算、內存和I/O元件間的延遲時間。2026年已交付業界首款基于XDSiP的2nm定制計算SoC給富士通，用于AI超算集群。

英特爾的的EMIB 3.5D封裝技術將EMIB 2.5D（嵌入式硅橋橫向互連）與Foveros Direct 3D（混合鍵合垂直堆疊）結合，支持多種芯片異構靈活集成，兼容UCIe行業標準。英特爾數據中心GPU Max系列 SoC便是利用EMIB 3.5D打造的英特爾有史以來最復雜的量產型異構芯片，內含超千億個晶體管、47個主動模塊和5個制程節點。

最近高通的高帶寬計算（HBC）技術采用創新的專用近存計算架構，通過3D堆疊硅基解決方案將計算與超高速帶寬內存相融合，解決AI計算中的數據搬運瓶頸。搭載第一代HBC技術的AI250，單卡可實現業界領先的133TB/s帶寬速率，與采用LPDDR5X的AI200相比，有效內存帶寬提升18倍；搭載第二代HBC技術的AI300進一步實現階梯式性能躍升，有效內存帶寬較AI200提升54倍。

國產AI芯片

集體選擇3D堆疊

面對國際巨頭在3D堆疊和3.5D封裝上的領先布局，以及國內先進工藝產能和高端HBM供給受限，國產AI芯片廠商正積極探索通過3D堆疊技術，將存儲單元和計算單元垂直集成。

紫光集團的紫弦架構以3D DRAM為核心，首創3.5D異質異構集成方案，存儲帶寬可達30TB/s。其PNM近存計算模式下訪存延遲最多降低至1/18，模擬仿真顯示同等算力下Token吞吐率較英偉達B200系列高出1.5-2倍，且可基于國內供應鏈規模化量產。

清微智能下一代AI芯片采用3.5D異構堆疊，實現可重構計算芯粒與DRAM存儲芯粒的三維垂直堆疊，通過“計算芯粒+存儲芯粒”的垂直集成，在先進工藝受限條件下，以架構創新換取性能躍升。其第二代 3D 可重構芯片突破性采用3D存算一體+四芯Chiplet集成技術，將傳統芯片2D平面單車道傳輸模式，升級為“算力4車道+4層存儲高架”的立體架構，大幅提升數據吞吐效率與算力密度，在性能、能效、靈活性上形成顯著優勢。

算苗科技旗下面向大模型推理的3D TokenPU芯片A4E已于6月15日正式流片，實現依托國產供應鏈、采用3D混合堆疊架構的大模型專用處理器落地。第一代產品A4E將8層存儲晶圓垂直堆疊在計算邏輯晶圓上，通過硅通孔（TSV）與凸點（bump）技術實現微米級互聯，將傳統芯片間的“毫米級”傳輸距離壓縮兩個數量級，帶來16TB/s的超大訪存帶寬，有效緩解數據饑餓問題。

云天勵飛宣布正在研發的推理芯片引入3D堆疊存儲架構：采用3D堆疊存儲架構，以獲得更高帶寬與更低訪問時延，突破“內存墻”，提升推理效率。

前身為快手集團的異構計算與芯片事業部的凌川科技下一代芯片已于今年4月完成流片，采用全國產3D堆疊技術，首創3D近存架構，針對散熱、一致性、可靠性等行業關鍵痛點做了專項優化設計。其首款芯片SL200已累計銷售近十萬顆，部署至快手、阿里云、百度云、B站等互聯網公司，覆蓋快手99.7%直播轉碼業務，穩定服務7億用戶。

3D堆疊需要跨國

從實驗室到量產鴻溝

盡管3D堆疊前景廣闊，但3D堆疊的工程化難度遠超傳統封裝。

首先是熱管理與散熱。在傳統的2D平面架構中，裸片產生的熱量可以直接傳導至頂部的均熱板（Heat spreader）和散熱器中。但在3D架構中，熱量必須克服重重阻礙，垂直穿透多層硅片、TSV陣列、聚合物底部填充膠（Underfill）以及微凸塊界面。對于2.5D集成結構，傳統的空氣冷卻系統在大約300瓦的總功率下仍能維持運作；但當系統轉入真正的3D垂直堆疊時，一旦封裝總功率超過350瓦，基于空氣的散熱將完全失效，必須強制引入液冷系統與高性能的熱界面材料。

其次是混合鍵合工藝與良率。無凸點混合銅鍵合（HCB）要求<10μm甚至1μm級的互連間距，對表面平整度（CMP）、鍵合精度、熱膨脹匹配提出極高要求。硅橋與基板材料差異可能導致熱膨脹不匹配，引發機械應力與裂紋；3D堆疊工藝復雜，良率提升依賴鍵合精度持續改進。

第三是EDA工具與設計協同。3D設計數據量爆炸性增長，IC設計師與封裝工程師需深度協同；現有EDA工具難以同時處理熱、信號、電源完整性多維優化，亟需發展熱-電-機械協同設計平臺。目前國際3家頭部EDA企業均有針對3D堆疊芯片設計的一些工具支持，而反觀本土EDA企業專門做3D堆疊芯片設計的全流程設計工具還比較少，有些企業可提供針對3D堆疊芯片仿真環節的部分點工具，但涉及到布局布線、多芯片驗證、Multi-Die DFT測試等工具，國內仍存在較大空白。

第四是測試與可靠性。芯片3D堆疊封裝技術的復雜性和高密度使得測試和可靠性成為了一個重要的挑戰。需要開發新的測試方法和設備，以確保封裝體的質量和可靠性。同時，還需要對封裝體進行長期的可靠性評估，以確保其在各種環境下的穩定工作。

最后是組裝復雜性與供應鏈。物理組裝涉及不同厚度、不同熱膨脹系數裸片的精密對準，需要密集的熱機械認證工作；設計分析數據量遠超標準封裝。這也導致芯片3D堆疊封裝技術的制造成本相對較高，需要不斷優化制造工藝和降低制造成本，讓芯片3D堆疊封裝技術能夠更廣泛地應用于實際產品中。

后摩爾時代，晶體管微縮邊際效益遞減，先進封裝已成為“超越摩爾”的關鍵。對于國產AI芯片而言，在先進制程和高端HBM進口受限的產業現實下，單純追趕國際巨頭的2.5D+HBM路線已難以形成差異化競爭力。從紫光的紫弦架構到清微智能的3.5D異構堆疊，國產廠商正在證明：當平面擴展觸及物理極限，向上生長，用三維維度重新定義芯片的集成方式或許正是打破“內存墻”與“面積墻”、在全球AI算力競賽中實現彎道超車的關鍵所在。

責任編輯 | 汪鵬