北京
5月25日，在國際電路與系統(tǒng)研討會（ISCAS 2026）上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波在題為《半導(dǎo)體新路徑探索與實踐》的主旨演講中，正式發(fā)表“韜（τ）定律”。這是中國在全球半導(dǎo)體領(lǐng)域首次提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則。
韜定律提出以“時間縮微”替代“幾何縮微”，以系統(tǒng)性降低時間常數(shù)（韜τ）為目標(biāo)，通過邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號傳播時延，不斷提升晶體管密度，實現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進。
不斷縮微的納米加工，是過去數(shù)年芯片進步的主要方向，但隨著技術(shù)推進，摩爾定律面臨物理極限和經(jīng)濟效益雙重挑戰(zhàn)，芯片升級成本呈幾何級數(shù)遞增。
這時，被美國禁售的華為成為技術(shù)突圍的主力，從芯片“疊片”到“時間縮微”，在納米加工技術(shù)基本不變的情況下，實現(xiàn)了性能大幅提升。
與初期的“疊片”相比，韜定律是華為不斷探索下的全面突破。韜定律構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級協(xié)同優(yōu)化體系。預(yù)計到2031年，基于該定律的高端芯片晶體管密度將達到（等效）1.4納米制程的水平。
基于韜定律之前的研發(fā)，華為過去六年已成功設(shè)計并量產(chǎn)了381款芯片。華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波表示，將于今年秋季面世的麒麟手機芯片率先采用了邏輯折疊技術(shù)，性能大幅提升。何庭波說，“麒麟2026”手機芯片是邏輯折疊技術(shù)的首次成功實施?！拔磥硎?，我們會持續(xù)走向全面折疊，甚至走向更多層的折疊，持續(xù)優(yōu)化從器件、電路，到芯片和系統(tǒng)的全棧性能。”
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
