北京
對手不讓你用最先進的工具，你該怎么辦？
這是華為面臨的現實——最先進的光刻機買不到，傳統做芯片的路越走越窄。2026年5月25日，華為何庭波在IEEE國際電路與系統研討會（ISCAS 2026）上扔出了一個答案：韜（τ）定律。
核心邏輯：不是在平面上"比誰更小"，而是在立體空間里"比誰更巧"。 以前做芯片，像在單層土地上蓋平房，晶體管越小越厲害（摩爾定律）。但單層快到物理極限了。華為的打法是通過"邏輯折疊"（LogicFolding）技術，把單顆芯片內部的電路從平面攤餅變成立體復式結構——關鍵模塊在垂直方向上變成"樓上樓下的鄰居"，信號走垂直電梯而不是繞平面遠路。據悉今年下半年的麒麟2026，靠這套方法晶體管密度相比傳統2D設計能上漲53.5%。
好的一面：務實，且必要。 既然最先進的設備拿不到，不如換個維度競爭。用成熟工藝+邏輯折疊+系統優化，走"超越摩爾"（More than Moore）的路子——臺積電、英特爾、AMD其實都在用類似思路給摩爾定律"續命"。而對外部受限的國芯來說，這恰恰是最現實的生路：降低對單一光刻環節的依賴，讓設計、架構、封裝的每一個環節都創造價值。
需要冷靜的一面：新路不好走。 "邏輯折疊"并非華為首創，華為的差異化到底有多少是硬技術突破，多少是既有技術的新敘事？還得看實測。 生態上，華為雖然是UCIe聯盟成員（全球小芯片互連標準組織），但跨國產業鏈協作仍面臨地緣限制。用自己的方式適配甚至局部自建生態，這條路能不能走通？這是比技術本身更棘手的題。最后說"定律"這個名字——定律是時間驗證出來的，摩爾定律走了六十年才被奉為圭臬，韜（τ）定律才剛剛邁出第一步。
說白了，這是一次聰明的戰略轉向，也是一場高風險的技術豪賭。 賭贏了，國芯可能蹚出一條不一樣的路；賭輸了，不過是"彎道超車"敘事里又一個被透支的口號。在秋天的麒麟芯片跑分出來之前，保持期待，但別急著封神。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
