北京
新低溫工藝實現堆疊式硅芯片，在更小空間內容納更強算力。
伊利諾伊大學厄巴納-香檳分校的研究人員開發出一種將高性能硅電路直接層層堆疊的方法，這一突破可幫助半導體行業在無需進一步縮小晶體管的情況下持續提升算力。
該方法應對的是隨著摩爾定律放緩，芯片制造商面臨的最大挑戰之一。幾十年來，業界通過縮小晶體管并在芯片上集成更多晶體管來提升性能。但隨著器件接近基本物理極限，進一步微縮變得日益困難。
伊利諾伊團隊不再縮小元件，而是向上構建。通過堆疊多層硅電路，工程師可以提高晶體管密度、縮短芯片內部通信距離并提升能效。
研究人員表示，他們的工藝可加速單片三維芯片的發展，這是一項長期追求的技術，許多專家視其為半導體微縮的下一步。
向上構建芯片
“以靜態隨機存取存儲器這樣簡單的部件為例，它在CPU和GPU中普遍使用。如今，在單個平面上需要六個稱為晶體管的微電子器件來存儲一位信息。通過垂直集成，你可以將它們分布到多個層中。這就像用高層建筑取代雜亂無章的郊區：功能相同，但空間占用減少，同時層間通信更快、更高效，”材料科學與工程系副教授曹清說道。
雖然三維芯片技術已經商業化，但大多數依賴于將單獨制造的晶圓鍵合在一起。這種方法產生的層間連接相對較大，限制了元件的集成密度。
單片三維集成則走不同的路線，在已完成的電路層上直接構建后續電路層。該方法可實現更密集的垂直連接和更精確的層間對準，有望帶來更快、更高效的芯片。
挑戰在于溫度。制造高性能硅器件通常需要接近1000攝氏度的溫度。然而，一旦完成第一層電路和金屬布線，后續各層的工藝溫度必須保持在約400攝氏度以下，以免損壞已有結構。
為克服這一障礙，研究人員開發出一種工藝，將超薄單晶硅納米膜轉移到已完成的電路層上。鍵合過程所需的溫度不超過200攝氏度，完全在業界的熱預算范圍內。
突破摩爾定律的限制
“垂直集成已經開始進入商用設備，特別是在專用AI硬件中，但單片集成才能充分釋放三維芯片的潛力。我們首次使用標準單晶硅滿足了單片三維集成的熱預算要求，并實現了前所未有的性能，”曹清說。
該團隊還重新設計了晶體管制造工藝，以避免高溫處理步驟。他們沒有采用傳統的晶體管結構，而是使用了可在堆疊工藝開始前制備的無結晶體管。
利用這項技術，研究人員構建了三層堆疊硅層，每層包含625個晶體管。這些器件的良率達到98%至100%，同時性能可與在更高溫度下制造的標準硅晶體管相媲美。
研究人員還通過垂直金屬連線將各層連接起來，展示了三維邏輯電路和靜態隨機存取存儲器單元。
“但最重要的是，我們證明了這一工藝是可擴展的，”曹清說，“你可以繼續堆疊超過我們展示的三層。”
研究人員目前正與IBM、英特爾和臺積電等行業伙伴合作，將這項技術轉移到工業半導體代工廠中。
該研究發表在《自然》雜志上。
如果朋友們喜歡，敬請關注“知新了了”！
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
