剛剛，IBM發布一項重大半導體技術突破，推出全球首款小于1納米（nm）的芯片技術，該技術采用革命性的晶體管架構，制程節點為0.7納米（7埃）。

IBM表示，這一成就標志著半導體行業迎來了一個里程碑式的時刻，因為該行業正面臨著傳統芯片尺寸縮小的物理極限。

IBM 表示，最新推出的sun-1 納米芯片，在指甲蓋大小的芯片上集成了近 1000 億個晶體管，密度幾乎是 IBM 于 2021 年發布的 2 納米芯片的兩倍。這項技術得益于一系列結構和材料創新，包括 IBM 突破性的三維納米堆疊架構，它表明即使芯片特征接近原子尺寸，性能和效率的持續提升仍然成為可能。

根據已公布的技術結果報告稱，這款新芯片預計將帶來巨大的性能飛躍——性能提升高達 50%，能源效率比 IBM 的 2 納米節點芯片高出 70% ——極大地提升了從生成式人工智能和云基礎設施到下一代電子設備等各種應用的計算能力。

“IBM 最新的芯片突破標志著計算領域的一個里程碑式時刻，將技術從納米時代推向了原子尺度?！盜BM 研究院院長兼 IBM 院士 Jay Gambetta表示：“憑借我們全新的納米堆疊架構，我們不僅制造出了更小的晶體管，更革新了芯片的制造方式，從而顯著提升了性能和能效。這項業界首創的創新延續了 IBM 在下一代技術領域的領先地位，并為下一個計算時代奠定了基礎。

為了制造這款芯片，IBM 的研究人員開發了一種全新的晶體管架構，稱為“納米堆疊”（Nanostack），這是業界首個已知的基于納米片的三維設計。納米堆疊技術代表著對納米片技術的重大突破，而納米片技術正是 IBM 發明的業界領先架構。納米堆疊設計采用垂直堆疊和交錯排列晶體管的方式，利用 3D 順序集成技術在芯片上集成更多晶體管。此外，該設計還允許在每個堆疊層中使用不同的材料組合，從而獨立優化每個晶體管的性能和能效。

IBM 的納米堆疊架構通過 CMOS 集成中的超薄介質鍵合、雙通道工程能力演示以及具有預期開關性能的功能性 CMOS 反相器運行，得到了實驗驗證。這些結果共同證實了納米堆疊技術可以實際構建并支持真正的計算。

此外，在 VLSI 2026 上發表的新研究中，IBM 研究人員證明，納米堆疊架構可將 SRAM 的容量降低 40% ，從而釋放芯片設計人員創造更高效芯片的能力，同時還能支持高級 AI 工作負載的高帶寬數據需求。

憑借這項突破性的架構，邏輯技術首次突破了1納米節點的限制，邁入了埃級微縮時代，尺寸接近單個原子的大小。雖然晶體管節點現在指的是一代制造技術，而非精確的物理尺寸，但IBM的0.7納米技術（也稱為7埃）表明，持續微縮仍然是可能的。借助這種新型納米堆疊架構，IBM的半導體路線圖預測未來至少十年內仍可實現微縮。

這一突破再次印證了IBM在半導體研發領域的領先地位。數十年來，IBM始終引領著全球芯片研發，為計算系統提供強大動力，從20世紀60年代的早期半導體到全球首款2納米制程芯片，IBM始終走在行業前沿。如今，IBM繼續在硅芯片、人工智能硬件、邏輯芯片和量子處理器等領域進行創新，致力于打造面向未來的計算解決方案。

IBM及其合作伙伴在位于紐約州奧爾巴尼的一家領先的半導體研究機構開展這項工作。該機構即將配備一臺高數值孔徑極紫外（High NA EUV）光刻設備，這對未來邏輯電路的微縮至關重要。這項由ASML公司開發的技術能夠實現超高精度的電路印刷，從而助力制造更小、更強大的芯片。IBM及其合作伙伴，包括Lam Research Corp.、東京電子（TEL）和SCREEN Semiconductor Solutions, Ltd.，一直在共同開發新的High NA EUV工藝和設備，目前已成功制造出可用的器件。

IBM 近期還宣布了一項計劃，擬成立 Anderon，這是全球首家純粹的量子晶圓代工廠。Anderon 作為一家獨立運營的 IBM 公司，將依托 IBM 業界領先的量子計算和半導體技術，助力美國在全球量子晶圓制造領域占據主導地位。

IBM 預計納米堆疊技術最早將在 1 納米以下節點得到應用，并認為最早在未來 5 年內即可實現量產。