昨天，2026年5月25日，是“摩爾定律”時代的最后一天。

因為華為昨天用一份論文、一條“韜定律”，徹底回答了一個困擾行業多年的大問題：

“當摩爾定律走不下去的時候，到底要怎么辦？

今天，我們就來深度聊一下華為的“韜定律”以及它的意義。

一條定律，到底能有什么威力？

眾所周知，半導體行業是講“摩爾定律”的，即“集成電路上可容納的晶體管數目，每隔約兩年便會增加一倍。”

微觀下的芯片就像城市的街道

這句話的言下之意就是：對芯片廠商而言，別的都是虛的，只有提高設計、制造水平，把晶體管越做越小、越排越密才是真的。

這當然不是什么能用數學計算嚴謹證明的定律，但卻是一種對行業發展邏輯的精準歸納，是由快捷半導體和英特爾創始人之一戈登·摩爾（Gordon Earle Moore）于1965年提出的一個經驗法則，一個“行業指導性思想”。

乍一看，我們或許會覺得這有什么大不了的，不就是一個行業觀察么？

一句輕飄飄的話，憑什么可以定義價值萬億美元的全球半導體行業？

就憑他是英特爾的聯合創始人嗎？

一句話當然沒有這種能量。

但如果這句話被所有廠商當成真理而虔誠信仰的時候，那就是另一個故事了。尤其是當其他業內大佬紛紛提出與之相通的觀點，彼此構成了一整個理論體系的時候。

要知道：半導體行業不僅有摩爾定律，還有各種從側面協助摩爾定律的其他定律。

Dennard縮放定律——晶體管縮小時，電壓和電流同步等比縮小，功耗密度保持不變。這是摩爾定律的"能耗伴侶"，讓性能翻倍的同時不增加發熱。（2005年已失效）

Amdahl定律，并行計算的天花板定律——一個任務里有多少比例是"必須串行"的部分，決定了并行加速的上限。

Wirth定律——軟件變慢的速度比硬件變快的速度更快。摩爾定律讓硬件每兩年翻倍，但軟件工程師因此變得粗放，用越來越臃腫的代碼換開發效率。

Rock定律——芯片制造設備的成本每四年翻一番，這是摩爾定律的"代價面"——性能在漲，但建一條新生產線的錢也在指數級膨脹。

實際上，從那時候起，整個半導體行業，都選擇相信了摩爾的觀察，并開始按照摩爾的話來組織自己的行動。

于是，摩爾定律，成為一種契約、一種行業自我實現的“預言”——兩年之后，我會給你帶來性能翻倍的東西。

基于這樣的承諾，芯片廠商按照這個節奏進行投資和研發、設備商按這個節奏開發光刻機、軟件公司按這個節奏規劃產品迭代、客戶按這個節奏制定采購計劃。

而更加重要的是，摩爾定律的提出，解決了行業里一個非常現實的問題：如何分攤天文數字的研發成本？

一條芯片生產線，里面包括了光刻機在內的上百種尖端設備，造價動不動就是數百億美元。你讓任何一家巨頭公司做這種級別的投入，那都是會帶來巨大爭議的，但摩爾定律卻讓大家心甘情愿地做了幾十上百次這樣的投入。

臺積電的生產線，里面堆滿了各種設備，絕非只有光刻機才是重要的

原因在于：只要性能每兩年翻倍、成本持續下降，就總會有新的應用場景被解鎖，總會有新的市場涌現來消化產能。所以英特爾愿意建晶圓廠，臺積電愿意投EUV，ASML愿意花二十年開發極紫外光刻機。

因為大家都相信市場會增長，投入會有回報。

摩爾定律是這條產業鏈上所有人共同押注的底層假設，是一種不言自明、理所當然的東西。

結果就是，這些年我們眼看著芯片制程從7nm一路被干到3nm，晶體管數量從69億（蘋果A12）一路被拉到了280億（蘋果M4）。然后，隨著AI時代的到來，對GPU、內存條、硬盤的需求暴增，半導體行業徹底成為了左右打過命運走向的關鍵領域。

這就是“行業定律”的威力，因為當它開始被全行業所信仰，所有人就都為以此為基本假設而進行真金白銀的投入，信的人越多、投入得越多，這種信仰的威力就越強大。

華為“韜定律”何以終結摩爾定律

本來，全世界都可以跟著“摩爾定律”一路“你好我好大家好”走下去的，但當技術越來越先進，當工藝制程從微米級一直下探到納米級的時候，摩爾定律就開始出問題了。

不是大家不信這老頭的話了，而是摩爾定律撞上了物理學的銅墻鐵壁——量子隧穿。

經典物理學中，能量不夠就過不了障礙，就好比你不踩油門，那車就上不去坡。但電子不是汽車，它的位置是一團概率分布。這團概率霧會滲入障礙物內部，如果障礙足夠薄，滲過去的概率就不為零——電子就這樣"穿墻而過"了。

在微米級別的晶體管中，這種障壁非常厚重，電子根本穿不過去。但晶體管縮小到幾納米時，勢壘薄到擋不住這種穿透，關不斷的漏電流就由此產生了，這就是幾何縮放的物理極限。

電子是量子粒子，量子隧穿是它的內稟屬性，沒有任何工程手段可以消除。當溝道長度進入2納米、1納米量級，隧穿電流會強到讓晶體管完全失去開關功能，芯片就廢了。

這就是那個困擾全行業的大問題：當摩爾定律失效后，我們要怎么辦？

或者我說得更直白些：物理學的銅墻鐵壁就在那里，我們既然無法打破物理學約束，那要如何提升芯片性能？

行業里的能人異士們當然提出過許多解決辦法，英偉達押注GPU大規模并行，用堆算力核心換性能；蘋果做軟硬一體協同，M系列芯片靠統一內存架構和自研指令集榨干每瓦性能；臺積電轉向先進封裝，CoWoS和SoIC把多顆芯片疊在一起當一顆用；AMD用Chiplet把芯片切成小塊分開制造再拼裝，降成本同時提良率......等等等等。

工程上，大家都有自己的解題思路。

但在總體的行業指導思想上，自從摩爾之后，再無人能夠提出那種“三界大魔皆拱手，十方外道悉皈依”的宏觀原則了。

直到昨天，直到華為終于發布了“韜定律”，回答了那個問題。

來看看華為“韜定律”論文里的幾條核心信息吧！

首先，摩爾定律已經game over了。

論文說：晶體管繼續縮小帶來的紅利已經消失。7nm以下，每個晶體管的成本不降反升；設計一顆2nm芯片的費用超過10億美元。

雖然沒有明確否認摩爾定律，但看了我們之前論述，大家也應該明白：當這句話被挑明了，也就意味著大家不能再像以前一樣跟著摩爾定律去投資產線了。

第二，新框架：把"空間"換成"時間"來衡量進步。

論文說：摩爾定律的本質從來不是"晶體管變小"，而是"信號傳遞變快"。小只是手段，快才是目的。所以他們提出用τ（時間常數）作為新的統一衡量標準，貫穿從晶體管（皮秒級）到數據中心（秒級）整個十二個數量級。

以前大家盯著"晶體管有多小"，何庭波說這是盯錯了指標。真正重要的是"數據跑得有多快"。就像衡量一座城市不該只看面積，而該看通勤時間——時間才是真正的貨幣。τ縮放就是把這個邏輯系統化。

第三，最有意思的一個，LogicFolding（邏輯折疊），在固定節點上實現代際跨越。

論文說：把芯片從"平鋪"變成"垂直疊起來"，讓原本很長的電路信號路徑大幅縮短。在麒麟2026上實測：晶體管密度從155跳到238 MT/mm2（一步頂三年的幾何縮放），能效提升41%，頻率提升13%。

也就是說，以前芯片是"平房"，信號從巷子這頭跑到那頭要很長時間。LogicFolding把它改成"樓房"，上下層之間打通，信號走樓梯比走平路短得多。關鍵是：沒有換新的光刻機節點，只是重新安排了布局，就實現了以前需要三年才能達到的密度提升。

第四，AI數據中心：數據搬運比計算本身更是瓶頸。

論文說：大型AI集群里，超過80%的能量被"數據移動"消耗，超過70%的成本在數據存儲。減少數據傳輸時間，和減少計算時間一樣重要，甚至更重要。

指出了AI集群的成本關鍵——訓練大模型時，芯片"想"得快不是核心問題，芯片之間"說話"太慢才是。就像一群聰明人開會，不是每個人思考慢，而是麥克風和傳話效率太低，大家都在等。

第五，統一總線（UB）：讓幾百塊芯片像一塊芯片一樣工作。 。

論文說：傳統多芯片系統通過多層協議傳數據（PCIe、以太網、InfiniBand疊加），每次轉換都加延遲。統一總線用一套協議打通全部，遠程訪問延遲從幾十微秒壓縮到100納秒，降低約500倍。

這是中國人最擅長的事情——系統工程——統一總線相當于在所有芯片之間建了一條高速直通管道，幾乎瞬間就到。一個機架里幾百塊芯片，對外表現得像一塊大芯片。

第六，3D Folding（3D折疊）破解"面積與周長"的根本矛盾。

論文說：傳統2.5D芯片封裝里，計算能力隨面積增長（N2），但內存帶寬、供電、I/O都只能從芯片邊緣進入，只隨周長增長（N）。芯片越大這個矛盾越尖銳。3D Folding把存儲、供電、光I/O都挪到"垂直方向"，讓它們也隨面積增長，徹底解決這個拓撲困境。

想象一棟樓，住的人（計算）隨樓層數平方增長，但電梯（帶寬）只開在邊上，越蓋越高、電梯越不夠用。3D Folding相當于給每層樓都裝了天花板電梯，帶寬和樓層數同步增長，不再卡脖子。

第七，邏輯與存儲重新融合。

論文說：上世紀80年代，CPU和內存被刻意解耦，各自獨立發展。AI時代這個趨勢正在逆轉——數據移動太關鍵，邏輯和存儲必須緊密物理集成，這重塑了整個半導體產業鏈的權力格局：不做芯片只做封裝和存儲的公司，話語權正在變大。

第八，方法論意義：τ是整個行業的共同語言。

論文說：τ縮放是自Dennard縮放（1974年）以來，第一個能統一指導整個計算堆棧（從晶體管到數據中心）的優化原則。

它讓工藝工程師、電路設計師、系統架構師、軟件團隊說同一種語言。

總結就是：幾何縮放時代結束了，下一個十年的競爭不在光刻機節點，而在如何通過垂直堆疊、光互聯、系統架構協同，系統性地壓縮數據在芯片內、芯片間、機架間流動的時間。而且人家也不是純粹玩概念，人家是有實際產品的——華為用六年、381塊量產芯片驗證了這套方法論，并把它最終整理編纂成一個可以替代摩爾定律的新行業指導原則。

結尾：關于“韜定律”的一些未來推演

首先，顯然，“韜定律”的提出，可以視為一種對游戲規則的重新定義。但看了前面內容，咱們也應該知道，如果想讓“韜定律”越來越穩固，那就需要全行業的從業者真金白銀地進行投入，需要讓所有人按照這個思維去進行布局。

然而，如今的局勢擺在這里，技術上的問題永遠是好解決的，但人心里的那些彎彎繞繞，卻并不是那么好處理。

不過，老局個人倒是比較樂觀的。

原因很簡單，因為半導體這塊，我們一直都是被卡脖子的，遲遲無法獲得最新的光刻技術。也是基于這樣的條件，我們才不得不另辟蹊徑，找到了“韜定律”。

但這個現實換個角度看就是：我們提出了一種不需要最新光刻技術也能造出先進芯片的思路——不需要像“摩爾時代”那樣進行超大規模投入了，不需要再按照兩年的節奏死磕了，通過更優秀的架構設計，我們一樣可以實現目的。

這就很誘人了家人們，因為這是整個行業痛點所在，因為臺積電、三星、英特爾掌握著最先進的生產設備，在“韜定律”的體系下，他們可以發揮出更強悍的能量。

他們要怎么拒絕？

其次，“摩爾定律”時代，因為核心在于晶體管數量增加，所以話語權被把控在了臺積電這樣的晶圓廠手中。但在“韜定律”時代，晶體管數量雖然依舊重要，但核心變成了設計思路以及堆疊技術。

最直接的受益者是封裝廠。當三維堆疊從邊緣技術變成主流路線，臺積電CoWoS、日月光、長電科技這類封裝環節的玩家，從配角升格為主角。封裝能力的差距，將直接體現在系統級性能上，而不再只是成本高低的問題。

存儲廠商的議價權同樣在上升。τ縮放的核心判斷之一是邏輯與存儲必須重新融合——物理距離決定數據傳輸時間，傳輸時間決定系統性能。SK海力士、三星的HBM部門，從過去被動等待設計需求，變成主動影響系統架構的關鍵方。誰的HBM帶寬更高、集成更緊密，誰就掌握AI芯片的性能上限。

光互聯是另一個正在崛起的戰場。銅線在Tb/s量級下物理上已經力不從心，近封裝光I/O方向將誕生新的核心供應商，這個市場目前仍高度分散，窗口期還在。

真正受到沖擊的，是那些單純依賴制程領先吃溢價的商業模式。節點優勢依然重要，但它的護城河深度在收窄。未來的競爭格局，將從"一個維度定勝負"變成封裝、存儲、互聯、架構多維度的系統集成能力之爭。整合能力，正在取代單點領先，成為新的核心競爭力。

這對“韜定律”被廣泛認可更是利好消息。

因為在“摩爾定律”的時代，這些廠商在臺積電、三星、英特爾面前其實都是配角，但他們也想上桌吃飯——“韜定律”就是這些人上桌的一個機遇所在，非常匹配他們的利益訴求。

畢竟，你總不能阻止我奔向更好的人吧？

最后，也是最有意思的一個點：華為已經在這個項目上忙活六年了，已經推出381款不同領域的芯片了。那你猜我們在這個領域上積累了多少先發優勢呢？我們在設計、工具、材料、工藝上又積累了多少籌碼呢？

對于勤勞、聰明、踏實的中國工程師來說，六年已經足夠改天換地了。

▲見證中國科技奔赴星辰大海

專注產業鏈分析和案例寫作

關注AI、互聯網、汽車、消費電子

半導體等前沿科技產業