2026年6月，北京。

中國科學院微電子研究所的實驗室里，一張晶圓上多了一層東西。不是晶體管，不是導線，是四層垂直堆疊的存儲單元。這是中國科學家第一次把IGZO材料做成的2T0C存儲單元，從平面搬到了三維空間里。

聽起來很專業對吧？沒關系，我用大白話給你講清楚這件事到底有多重要。

存儲芯片的世界里，傳統DRAM用的是“1T1C”結構。一個晶體管配一個電容。這套方案用了幾十年，但現在遇到瓶頸了：晶體管越做越小，漏電越來越嚴重，數據刷新越來越頻繁，功耗越來越高。

IGZO（銦鎵鋅氧化物）是一種新材料。用它做晶體管，漏電流極低，數據保持時間能到幾百秒，比傳統DRAM的毫秒級強了幾個數量級。簡單說：更省電、更持久、更適合堆疊。

2T0C就是“兩個晶體管、零個電容”。不用電容，天然適合做3D堆疊——你想象一下蓋樓，每層不用放一個巨大的水箱（電容），只需要兩個小開關（晶體管），樓層自然可以蓋得更高、更密。

IGZO+2T0C的組合，被認為是突破“存儲墻”的重要技術路徑。而中科院這次干的，就是把這套組合第一次從“平房”蓋成了“四層樓”。

很多人可能會想：不就疊了四層嗎？NAND閃存都疊到兩百多層了，四層有什么好吹的？

完全不是一回事。

NAND堆疊的是“存儲單元”，結構簡單，一層一層往上摞就行。DRAM堆疊的是“存儲單元+控制邏輯”，復雜得多——每層之間要通信、要同步、要散熱、要保證數據不串擾。打個比方：NAND堆疊像是疊紙杯，DRAM堆疊像是蓋一棟帶電梯、帶水管、帶電路的智能大樓。

中科院團隊這次實現的四層堆疊，用的是單步多層堆疊方案。什么意思？以前要一層一層建，現在一次成型。這就像3D打印和傳統施工的區別——效率、成本、精度都不是一個量級的。

具體指標也拿得出手：

每個單元存3比特（3 bits/cell），比傳統DRAM的1比特翻了3倍，存儲密度大幅提升

數據保持400秒，比傳統DRAM的毫秒級強了幾個數量級

高速寫入能力，讀寫速度不掉鏈子

更重要的是，這項技術可以集成在邏輯芯片的后道工藝上。翻譯成人話：以后的AI芯片，可以把計算和存儲“疊”在一起，數據不用跑遠路，算力瓶頸直接被打通。

3D DRAM不是中國一個人在搞。全球存儲三巨頭：三星、SK海力士、美光都在拼命布局。

三星已經在10a原型中驗證了IGZO溝道材料的應用，85℃下數據保持時間可達75秒以上。計劃2028年量產，2029-2030年過渡到3D DRAM。

SK海力士展示了5層堆疊原型（良率56.1%），也在研究IGZO材料。美光累計了超過30項3D DRAM專利。

三家巨頭都在跑，但都還在“實驗室到量產”的路上。三星要2028年，SK海力士在推5層但良率只有56%，美光還在專利積累階段。

我的判斷是：中國已經穩穩站在全球第一梯隊，而且位置還不錯。

證據有三條：

第二，產業界也在快速跟進。 長鑫存儲已經展示了全球首個BEOL集成的多層DRAM架構，基于IGZO溝道晶體管完成實驗驗證。有分析指出，這標志著國產存儲在該領域已邁入全球第一梯隊。長鑫存儲2025年11月發布的DDR5產品也標志著國產DRAM正式進入全球第一梯隊。

第三，中、美、韓差距不大。 專利分析顯示，3D DRAM是中、美、韓均在積極布局的新賽道，國內外差距較小。這和傳統DRAM領域“韓美壟斷、中國追趕”的局面完全不同——在3D DRAM這條新賽道上，大家起跑線相差不遠。

當然，差距也是有的。三星、SK海力士、美光在工程化、量產經驗、良率控制方面積累深厚，這是中國短期內難以追平的。中科院這次展示的是“實驗室成果”，從實驗室到晶圓廠，還有很長的路要走。

存儲芯片的競爭，正在從“平面跑”變成“垂直跳”。

傳統DRAM的微縮已經快到物理極限了。再往下做，電子直接“穿墻而過”，你關不住它。3D DRAM就是那個“換道超車”的機會：不拼線寬多細，拼樓層多高。

IGZO材料、2T0C結構、多層堆疊。中科院這次的四層堆疊，是中國在這個輪廓上畫下的第一筆濃墨。長鑫存儲在產業端的跟進，則讓這條技術路線有了從實驗室走向量產的可能。

三星要2028年才量產，SK海力士的5層良率只有56%，美光還在積累專利。中科院這次的四層堆疊，雖然還只是實驗室成果，但在時間上不輸，在路線上不偏，在賽道上不落下風。

存儲芯片的“蓋樓”競賽才剛開始。中國不僅拿到了入場券，還搶到了前排座位。至于能不能把這張票變成最終的獎杯，就看接下來的工程化能力了。

但至少，方向對了，步子邁出去了。這在芯片行業，比什么都重要。